Декодирующее устройство

- ЧИйиблиотеид н,15,ОП ИСАНИИЗОБРЕТЕНИЯ пц 467353 Своз советских Социалистических Республик(32) ПриоритетОпубликовано 15.04.75, Бюллетень1 осудврственный кометеСовета Министров СССРоо делам иэаоретенийи открытий 53) УДК 681,3.0(71) Заявитель ЕЕ УСТРОИСТВО ДИ(54 Изобретение относится к технике связи и может быть использовано, например, в системах телеуправления или связи.Известно устройство, предназначенное для приема рекурентного сигнала, состоящее из приемника, формирователя рекурентной последовательности, схемы сравнения и счетчика,При воздействии помех сигнал в известном устройстве оценивается по неискаженному 10 участку длины 1, которая ограничена неравенством и(1(У (где и - степень многочлена рекурентной последовательности; М - длина рекурентной последовательности).Недостаток известного устройства заклю чается в его сравнительно низкой помехоустойчивости и скорости передачи при работе в каналах с независимыми ошибками. Этот недостаток обусловлен тем, что в качестве критерия опознавания сигнала выбрана длина не искаженного участка, а не число ошибок на участке, т. е. по принципу своей работы известное устройство исправляет не все ошибки меньшей кратности и в то же время исправляет часть ошибок большей кратности. Однако 25 известно, что появление ошибки меньшей кратности всегда вероятнее, чем появление ошибки большей кратности.Целью изобретения является увеличение помехоустойчивости устройства за счет узели чения количества исправляемых ошибок меньшей кратности вместо ошибок большей кратности. Целью также является повышение скорости передачи за счет уменьшения среднего числа повторений до принятия правильного решения.Поставленная цель достигается тем, что в предлагаемое устройство дополнительно вве. ден регистр сдвига, а его вход и выход соответственно подсоединены к выходу схемы сравнения и к вычнтающему входу реверсивного счетчика.Предлагаемое устройство определяет искомую последовательность длины 1 по числу содержащихся в ней ошибок кратностью не более 1. При этом устройство просматривает последовательно все участки длины 1 и останавливается на том участке, число искаженных символов в котором меньше или равно 1.На чертеже приведена структурная схема устройства, где 1 - приемник; 2 - формирователь рекурентной последовательности; 3 - схема сравнения (например, сумматор по модулю 2); 4 - реверсивный счетчик, содержащий 1 од,1 каскадов; 5 - регистр сдвига, содержащий 1 разрядов; 6 - зыход устройства, появление сигнала на котором говорит о приеме информации.Работа устройства происходит следующим образом.3В исходном состоянии в реверсивном счетчике 4 записано число 1, а все разряды регистра 5 находятся в единичном состоянии. Символы принимаемого сообщения поступают с информационного выхода приемника 1 на вход формирователя 2 рекурентной последовательности и на вход схемы сравнения 3, формирователь рекурентной последовательности по каждым и принятым символам формирует (и+1)-й символ, который поступает на второй вход схемы сравнения 3 и сравнивается с одноименным символом принимаемой последовательности. Если символы совпадают, то на выходе схемы сравнения 3 импульс отсутствует, если же не совпадают, то на выходе схемы сравнения появляется сигнал ошибки, который поступает в виде импульса на счетчик 4 и на вход регистра сдвига 5. Регистр сдвига хранит все ошибки, которые были в течение последних 1 тактов. Таким образом, при приеме очередного символа на вход регистра сдвига 5 поступает О (если ошибки не было) или 1 (если ошибка была), а с выхода регистра сдвига 5 на вычитающий вход счетчика поступает 0 или 1, что соответствует отсутствию или наличию ошибки при приеме символа (1+1) тактов тому назад, а в реверсивном счетчике 4 в каждый момент времени оказывается записанным число ошибок среди последних 1 символов, в регистре же сдвига 5 - расположение этих ошибок среди последних 1 символов, Если искомое сообщение содержится среди первых 1 символов и число ошибок в ней не более 1, то как только число ошибочных символов в реверсивном счетчике 4 достигает величины 1, на выходе б появляется сигнал о приеме ожидаемого сообщения. Если же среди первых 1 символов не содержится (1 - 1) безошибочных, устройство работает как бы в скользящем режиме, т. е. оно проверяет число ошибок среди каждых 1 подряд идущих символов.Принцип работы устройства поясним числовым примером. Предположим, что производящий многочлен имеет видт (ф) 1 + фх + ф 3 ф (1)Сообщение вида 001 на выходе кодирующего устройства преобразуется в циклическую последовательность с периодом 7:1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 180 0 1 0 1 1 1 0 0 1 0 1 1 1 0 0 1 01Введем искусственно ошибки в символы 1, 5 и 8 и подадим эту искаженную последовательность на вход устройства, которое осуществляет декодирование сообщения в соответствии с (1). Тогда на выходе схемы сравнения 3 получим:1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 181 0 0 1 1 0 1 0 0 1 1 0 0 0 0 0 0 0467353 откуда видно, что в начальной части комбинации ошибки имеются, а в конце ошибок нет (сплошные нули),Пусть 1=10, 1=3. Тогда реверсивный счетчик 4 содержит 4 каскада, а регистр сдвига 5 содержит 10 разрядов.Результаты работы устройства сведены в таблицу. 10оЯо Входнаяпоследо- ватель- ность РеверсивныйРегистр сдвига 5 тактов счетчик 4 15 Исходное состоя- нне 1111111111 1010 Из таблицы видно, что устройство выделяетсигнал синхронизации на 15-м такте (вектор длины 10 с тремя ошибками и семью правильными символами), а прототип выделил бы сиг.нал синхронизации лишь на 18-м такте (вектор длины 10 с семью правильными символами, идущими подряд) .Предмет изобретенияДекодирующее устройство, содержащее приемник, формирователь рекурентной последовательности, схему сравнения и реверсивный 50 счетчик, причем выход приемника подсоединенко входу формирователя рекурентной последовательности и к первому входу схемы сравнения, выход формирователя рекурентной по.следовательности подсоединен ко второму 55 входу схемы сравнения, а выход схемы сравнения подсоединен к суммирующему входу реверсивного счетчика, отл и ч а ю ще еся тем, что, с целью повышения помехоустойчивости и скорости передачи, в его состав допол нительно введен регистр сдвига, вход которого подсоединен к выходу схемы сравнения, а выход подсоединен к вычитающему входу реверсивного счетчика. 1 2 З 4 5 б 25 78 910 ЗО 1112 13 14 35 1=10101001 1000 1000 1000 0111 0111 0110 0101 0101 0101 0101 0101 0100 1=0011=3 щ,1111111111 0111111111 0011111111 1001111111 1100111111 0110011111 1011001111 0101100111 0010110011 1001011001 1100101100 0110010110 0011001011 0001100101 0000110010467353 Вь Составитель Е. ПотаповТехред Т. Миронова Корректор Н. Лебедева Редактор Б. Нанкина Типография, пр. Сапунова, 2 Заказ 1810/5 Изд.1364 Тираж 679 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская наб д, 4/5