Вычислительный модуль с перестраиваемойструктурой

1бнаяОЛ ИСААКИЕИЗОБРЕТЕЯ ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(32) Приоритет -Опубликовано 30.05 асударствевкын комет Совета Икастрое ССС по делам кообретеккйи открытей.65 (088.8) юллетегн М 20 ата опубликования описания 22,01.7(71) Заявптел 4) ВЫЧИСЛИТЕЛЬНЫЙ МОДУЛЬ ССТРУКТУРОЙ ЕРЕСТРАИВАЕМОЙ 1Изобретение относится к области вычислительной техники и предназначено для использования в качестве базового элемента универсальных однородных структур (вычислительных сред).Известны вычислительные модули с перестраиваемой стр кто рой, содс 1:капьпс регнс грь 1 и схемы И, ИЛИ, НЕ. Каждый модуль может передавать шп 1 ормацию лини. соседним модулям однородной ст 11 укту 1 мь В этих модулях отсутствует Возможпост различных согласов;ший информационных потоков па различных участках однородной структуры,Предложенное устройство отличается тем, что выход дешифратора первой входной переменной соединен со входами первой схемы И, сумматора и через схему Н 1" - со входом второй схемы И. Выходы первой и второй схем И соединены через схему ИЛИ с первым входом мажоритарного элемента, выходы дешифраторов второй и третьей входных переменных соединены через третью схему И со ьходом сумматора и вторым входом мажоритарного элемента, гыход которого через элемент задержки соединен с третьим входом того же мажоритарного элемента, выходы дешифратора операций связаны со входами первой и второй схем И, выход сумматора соединен со входом динамического регистра.Это позволяет расширить область применеши устройстга за счет возможности выполнения в нем как логических, так и арифметических операций, осуществления гибкой коммутации входных переменных и возможности фо 1 змирогания треоуемых задержек выходных персмешых и, следовательно, возможностей эффективного согласования информационных потоков в однородной структуре.Схема устройства изоб 1 оагкепа па чертеже.Устройство имеет вход 1 для пода и последова гольного кода настройки, динамический регистр (сдвига) 2, блок ключей 3, вход 4 для подачи управляющего сигнала ввода кода, статический регистр 5, дешифраторы входных переменных 6 8 дляоммутации входных переменных Х Хе и Х, соответственно, дешиф 1 ато 1 з операций 9 для расшифровки типа в 1- полнясмой операции, сумматор (по модулю два) 1 О, мажоритарный элемент 11, элемент задержки 12, схемы И 13 - 15, схему ИЛИ 16, схему НЕ 17, дешифратор задержки 18, дешифратор выходных переменных 19, выходы 20.Сумматор 10, мажоритарный элемент 11 иэлемент задержки 12 образуют блок обработки информации.Входные переменные Х 1 и Хе могут поступать от любого из четырех соседних модулеп, с горизонтальной пли вертикальной шип, а ЗО также принимать значения констант нуля3или единицы. Поскольку отдельные переменные могут принимать значения констант О и 1, логические возможности схемы оказываются широкими. Введенная третья переменная Х, также расширяет функциональные возможности схемы,При работе модуля мажоритарный элемент 11 реализует функцию два из трех,Устройство работает следующим образом.Код настройки в последовательной форме поступает через вход 1 на динамический регистр 2 и после его заполнения через блок ключей 3, управляемый сигналом ввода кода через вход 4, передается в статистический регистр 5,В общем случае блоком обработки инфор мации реализуется функция вида Х = Х 1 ф Х 2 ХЗ, где " - символ той или иной операцииХ 2 ХЗ - коньюкция, реализуемая схемой И 14.При выполнении логических операций схе. мы И 13 и 15 закрыты, следовательно, работает только сумматор 10, реализующий функцию Л = Х 1+ Х 2 ХЗ, где + - сложение по модулю два.В случае выполнения операций сложения открыта схема И 13, переменная Х 1 поступает как на сумматор 10, так и через схему ИЛИ 16 на мажоритарный элемент 11, реализующий в совокупности с элементом задержки 12 функцию переноса при работе сумматора. На вторые входы сумматора 10 и элемента 11 поступает сигнал Х 2 ХЗ.Прп вычитании схема И 13 закрыта, а схема И 15 открыта. 1-1 а вход мажоритарного элемента 11 поступает уменьшаемое, проинвертированное на схеме НЕ 17, что необходимо для выполнения вычитания.Дешифратор 18 управляется определенной группой разрядов кода настройки и коммутирует на своем выходе соответствующий вывод от динамического регистра 2, Таким образом осуществляется фиксированная задержка выходного сигнала, поступающего на дешифратор 19 и распределясмого им на выходы 20 модуля в соответствии с кодом настройки, управляющим этим дешифратором,Предмет изобретения10Вычислительный модуль с перестраиваемой структурой, содержащий динамический регистр, выходы которого через блок ключей соединены со входами статического регистра, выходы последнего связаны со входами дешифраторов входных переменных, дешифратора операций, дешифратора задержек и дешифратора выходных переменных, входы дешифратора задержек соединены с выходами динамического регистра, а выход - со входом дешифратора выходных переменных, мажоритарный элемент, сумматор, элемент задержки, схемы И, ИЛИ, НЕ, отличающийся тем, что, с целью расширения области применения, выход дешифратора первой входной переменной соединен со входами первой схемы И, сумматора и через схему 1-1 Е - со входом второй схемы И, выходы первой и второй схем И соединены через схему ИЛИ с пер- ЗОвым входом мажоритарного элемента, выходы дешифраторов второй и третьей входных переменных соединены через третью схему И со входом сумматора и вторым входом мажоритарного элемента, выход которого через элеЗ 5 мент задержки соединен с третьим входом того же мажоритарного элемента, выходы дешифратора операций соединены со входами первой и второй схем И, выход сумматора соединен со входом динамического регистра.430377 оставитель В. Игнатуще Текред А, 1(амышнико корректор О на Заказ 5414 одписное 1 ИИП ОТ, Загорский цех Редактор В. Левитов Изд.1634 осударственного к по делам изобр Москва, Ж, Р