422002

Юят)сОГс)з:" л витнб"тех, . сгсЮ бйбйно 1 с миА 422002 ОПИСАНИЕ И ЗО БРЕТ Е Н и Я Союз СоветскихСоциалистическихРеслублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ с видете, ьсВя1783830118 24 Зависимое от авт Заявлено 18.05.72. 1 хг. 6 06 о 7 соединением заявки осударственный комитетСовета Министров СССРпо делам изобретенийи открытий иоритет -ДК 681.333 088.8) юллстснь М 12 Оп бликоваио 30 ия описания 22.1.7 та опуоликов Авторы зобретени 5. А. Анцут, В. В. Васильев, А. Г. Додонов, Е. А, Ралдуги В, М. Шишмарев Институт электродинамики АН Украинской ССРЗаявитель ОВ ОДЕЛИРОВАНИЯ СЕТЕВЫХ ГР ТРОЙ к ооласти электри алоговой вычисл.1 Изооретенис относитсяческого моделирования антельной техники.Известные устройства для моделирования сетевых графиков содержат генератор импульсов, блок автоматического формирования ТОПОЛОГРИ, ОЛОКН)ЯВЛЕИЯ И ОЛОК МОДСЛСЙ ветвей, число которых соответствует числу работ сетевого графика, выполненный в виде формирователя временных интервалов, зядятсИКОВ ЯД)ССОВ НасЯЛЬОГО И КОНСсИОГ);:ЛО) и логических схс).С 1 с,1 ью попь 11 исни 51 ыстродсистйи 51 н ) прощения устройства, каждая Дель вств: предложенного устроиства содержит триггеры, первые входы которых сосдинсш 1 с выходом ОЛОКс фО) М И РОВЯ ИИ 51 ВРСМСИИЫХ ИНТС 1) Вс),10 В, второй Вход срвого триггера подключен и первому ВХОДУ второго элемента И, к второ- МУ ВХОДУ КОТОРОГО И К тРСтЬСМУ, ВХОДУ ПСРВс)- ГО ЭЛСМСНтс И ИОДКЛОЧЕНЫ ВЫХОДЫ ВторОГ;) Т 1)1 ГГС) Я, ВХОДЫ ЗсДЯТЧИКОВ ЯДРССОВ КЯжДОИ МОДСЛИ В(ТВИ СОСДИНСН)1 С ВЬХОДОМ ИС)ВОГс) элсмситс) ИЛИ б,Окс ф)рм проис 1 и 5 ТОВО логии, со,ср)кящсг) второй эсс)снт ИЛИ, подключенный через инвертор к второму элементу И, и последовательно соединенные гретий элемент И и третий элемент ИЛИ, выход и вход которого подключены соответственно к входу и второму выходу блока управления, причем псрвьш выход генератораимпульсов соединен с вторым входом второгоэлемента И блока формирования топологии,выход которого подключен и входу формирэ 5 вателя врсменш)х интервалов каждой моделиветви, вход олока управления соединен с четвертым входом первого элемента И каждоймодели ветви, выход первого триггера каждоймодели ветви подключен к входу второго элеи мента ИЛИ блока формирования тополопш, я выход второго элемента ИЛИ каждоймодели ветви соединен с входом третьего элсмснта И Олокя формировсишя топологии.На сСртсж Ирнвсдсия бЛОК-СХСМЯ Прсдляи гясмого устройстваУстройство содержит Олок 1 модслсй встви,Олок 2 форми)овсВи тополоГии, б)лок с) управления, гснс)Ят)р импульсов 1,Блок 1 модсчс ветви предлагаемого уст 2 О ройства содсржит зядятчики ядрсов 5, 6 начального и конечного узлов соответственно;формирователь 7 Временных интервалов; трпггеры Л, 9; эгсмснт 11 И 10, 11; инвертор 12;элементы ИЛИ 11.25 В качестве задятчиков адресов 5, 6 могхтбыть использованы счетчики импульсов, регистры сдвига, дискретные линии задержкии т. п.; в дальнейшем при описании работыустройства в качестве задатчиков адресов 5,ЗО 6 будут рассматриваться счетчики импульсов.Блок 2 автоматического формирования топологии содержит элементы И 14, 15, 16,элементы ИЛИ 17, 18, 19 и инвертор 20.Все модели ветвей соединены с блоком автоматического формирования топологии и с генератором импульсов 4.Работает устройство следующим образом,Генератор импульсов 4 вырабатывает импульсы Л и Б, сдвинутые друг относительнодруга.Предварительно в задатчики адресов 5, 6 заносятся соответственно адреса начального иконечного узлов ветвей сетевого графика Вформирователь 7 временного интервала заносится длительность ветви, а триггеры 8,9 - устанавливаются в нулевое состояние.Для запуска всех моделей ветвей, выходящих из начального узла, блок формированиятопологии в пода на входы задатчиков адресов 5 и О каждой модели ветви импульсов серииВ до тех пор, пока на выходах задатчиков 5, вкоторых записан адрес начального узла, непоявляется сигнал, В этот момент блок 3 управления прекращает подачу импульсов серииБ из блока формирования топологии и одновременно с импульсом Б подает на вход элемента И - 10 всех моделей ветвей пусковойимпульс из блока формирования топологии 2.При этом в модели ветви импульс серии Лпоступает на другой вход элемента И 10.Сигнал с нулевого выхода триггера 9 поступаеч на третий вход элемента И 10. Вовсех моделях ветвей, выходящих изначального узла сетевого графика, сигнал с выхода задатчика 5 адреса начального узла поступит на четвертый входэлемента И 1 О. Выходной сигнал элемента10 разрешает для формирователя 7 временного интервала счет импульсов серии У 1, поступающий на его вход из блока формированиятопологи. Оспхльсов, пропорциональное длительности данной ветви, формирователь временного интервала выдает сигнал, который устанавливает в состояние 1триггера 8 и 9. С единичного выхода триггер8 сигнал поступает в блок формирования топологии на один нз входов элемента ИЛИ17, к Осталыым входам которого подсоединены одноименные выходы остальных моделейветвей, Пройдя через элемент ИЛИ, сигналпоступает на вход инвертора 20, который вы.рабатывает запрет на одном из входов элемента И 15, второй вход которого соединен сгенератором импульсов 4, поэтому серия импульсов А больше не поступает на вход формирователей временных интервалов всех моделей ветвей. Одновременно с выхода элсмепта ИЛИ 17 на один из входов элемента И16 поступает разрешение, и через элемент Ивторой вход которого соединен с генераторомимпульсов 4, серия импульсов Б, пройдя элемент ИЛИ 18, поступает на входы задатчиков адресов всех моделей ветвей,Серию импульсов Б начинают считать одО 5 20 25 30 35 40 45 50 55 60 65 новременно задатчпкп адресов узлов 5 и 6,Сигнал переполнения с выхода задатчпка адреса 6, в который записан адрес конечногоузла ветви, устанавливает в нулевое состояшгстриггер 8 и поступает на вход инвсртора 12и на первый вход элемента И 11. Есливетвь, в которой в данный момент времени появился импульс па выходе задатчпка адрес6, ужс закончилась, то с выхода триггера 9сигнал через элемент И 11 проходит на первый вход элемента ИЛИ 13 и далее поступает в блок формирования топологии на входэлемента И 14, к остальны м входам ко горого подсоединены одноименные выходы элементов ИЛИ остальные моделей ветвей,Если данная ветвь еще не закончилась, тосигнал с выхода триггера 9 не поступает навход элемента И 11 и чсрез него на входэлемента ИЛИ 13. Таким образом, разрешающий потенциал в этот момент времени отэтой модели ветви отсутствует на одцох Пзвходов элемента И олока 2 формированиятопологии.В моделях ветвей, конечный узел которыхпе сформирован в данный момент времени,сигналы с выходов задатчиков адреса 6 не поступают на входы инвертора 12 и с выходовинверторов 12 разрешающие потенциалы через элемент ИЛИ 13 поступают на соответствующие входы блока формирования топологии, т. е, разрешающий сигнал отсутствуеттолько в тех моделях ветвей, которые входягв рассматриваемый узел, но еце не закончились,Если же сигнал на входах элемента ИЛИотсутствует, то это значит, что все ветви, входящие в данный узсл, закончились, и па выходе элемента И 14 появляется разрешая)- щпй сигнал, который поступает через элсменгИЛИ 19 па вход элемента 1 Л всех моделей ветвей.Так как задатчики адресов 5 и 6 одновременно считают импульсы, то а выходах задатчиков адресов 5 ветвей, выходящих нз рассматриваемого узла, будут разрсшающщ; потенциалы, которые вступают на входы элементов И 10, Если на последних имеются вэтот момент времени разрешаощпе потс.нциалы, то формирователи временного интервалабудут подготовлены для отсчета серии импульсов А,Импульсы ссрнп Б поступаОт ца Вход Задатчпков адресов всех моделей ветвей до техпор, пока хотя бы один гз трггеров 8 паходится в единичном состоянии, После того, каквсе триггсры 8 установлены в нулевое состояние выходными сигналами соотвстствуюсцпхзадатчиков адреса 6, блок формирования топологии запрещает подачу импульсов Б навходы задатчиков адресов 5 и 6 и разрешаетпоступление импульсоь А на вход формирователя 7 временных интервалов.В моменты формирования сигнала конечногоузла сетевого графика на входе элемента ИЗаказ 5585 Изд. М 1426 Тираж 624 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская наб., д. 45Череповецкая городская типография устройство управления останавливает решение.Суммарное количество импульсов, поступившее на входы формирователей временного интервала с начала счета, равно вслцчцц,. длиннейшего пути. Предмет цзоорстсццяУстройство для моделирования сетевых гра. фиков, содеркащее блок управления, первый выход которого подключен к первому входу первого элемента ИЛИ блока формирования топологии, блок моделей ветвей по числу работ сетевого графика, каждая из которых выполнена в виде задатчиков адресов, выходами соединенных с элементами И, причем выход первого элемента И соединен с входом формирователя временных интервалов, вход второго элемента И соединен через ицвертор с первым входом элемента ИЛИ, к второму. входу которого подключен выход второго элемента И, генератор импульсов, первый и второй выходы которого подключены соответственно ко второму входу первого элемента И каждой модели ветви и к первому вхо. ду первого элемента И блока формирования топологии, второй вход которого соединен с входом инвертора блока формирования топологии, отличаюсцееся тем, что, с целью упро щения устройства и повышения его быстродействия, в цсм каждая модель ветви содержит триггеры, входы которых соединены с формирователем временных интервалов, причем второй вход первого триггера подключен к перво )1 Вход Второго элемента 1 Л, к Второмувходу которого ц к третьему входу первого )лемента И подклОчсцы Выходы Вт 01)ОГО триггера, входы задатчцков адресов каждой модели ветви соединены с выходом первого 1 О элемента 11 ЛИ блока формирования тополопш, содержащего второй элемент ИЛИ, подключенный через цнвертор к второму элементу И, ц последовательно соединенныс третий элемент И ц третий элемент ИЛИ, 15 Выход и вход которого подключены соответственно к входу и второму выходу блока уп.равления, причем первый выход генератора импульсов соединен с вторым входом второго элемента И блока формирования тополопш, 20 выход которого подключен к входу формирователя временных интервалов каждой модели ветви, вход блока управления соединен с четвертым входом первого элемента И каждоц модели ветви, выход первого триггера каждой 2; модели ветви подключен к входу второго эле.мента ИЛИ блока формирования топологии, а выход второго элемента ИЛИ каждой модели ветви соединен с входом третьего зле.мента 1 Л блока формирования тополопцк 30