Преобразователь двоичного кода в частоту
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
978 ПИСАНИ ЗОБРЕТЕН И Союз Советоких Сациалиотичеоких РеопублииК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Зависимое от авт. свидетельстваЗаявлено 11 Х.1971 ( 1658372/26-9)с присоединением заявкиПриоритетОпубликовано 20.1 К 1973. Бюллетень2Дата опубликования описания 25 Х 1.1973 ОЗЙ 13 02 Коиитет по иаобретемий и при Смете МСССР елав открыти имиптрйе,325(088,8) вторызобретен Р. Н. Лопарев и В аявител ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В ЧАСТОТ Изобретение относится к системам автоматики и вычислительной техники и может бытьиспользовано для создания автоматическихустройств, управляемых от ЦВМ,Известны преобразователи двоичного кодав частоту, содержащие регистры, схемы совпадения, схему ИЛИ, линию задержки, ге=нератор эталонной частоты, счетчик, дешиф=ратор и сумматор.Целью изобретения является повышение 10точности преобразования.В предлагаемом устройстве указанная цельдостигается тем, что преобразователь содер=жит магнитную матрицу с горизонтальнымпотенциальным и вертикальным импульсным 15дешифраторами, стробирующее устройство,формирователь и инвертор, причем выходырегистра соединены с соответствующими входами горизонтального потенциального и вертикального импульсного дешифраторов, выходами соединенных с входами магнитной матрицы, к выходу которой подключены разрядысчетчика, соединенные также через первуюсхему совпадечия с инвертором и формирователем, выход которого подключен к одному 25из входов схемы ИЛИ, На другой вход схемы ИЛИ включен выход линии задержки,а выход схемы ИЛИ соединен через стробирующее устройство с входом вертикальногоимпульсного дешифратора, Выход инвертора 30 подключен к одному из входов схемы совпадений, другой вход которой соединен с гене= ратором стабильной частоты, а выход под= ключен к счетному входу счетчика.Блок-схема предлагаемого устройства представлена на чертеже, где 1 - триггерный регистр преобразуемого числа емкостью в гг р азрядов; 2 - горизонтальный потенциальный дешифратор на 2" выходов; 3 - вертикальный импульсный дешифратор на 2" - " выходов; 4 - магнитная матрица постоянной памяти на 2" чисел; б - счетчик на 1 разрядов; б - потенциальная схема совпадений навходов; 7 - потенциальный инвертор; 8 - импульсно-потенциальная схема совпадения на, 2 входа; 9 - генератор импульсов стабильной частоты ,; 10 - формирователь стробирующего импульса вертикального дешифратора; 11 - линия задержки на время записи числа У в триггерном регистре 1; 12 - импульсно-потенциальная схема ИЛИ на два входа импульсной записи; 13 - формирователь выходных импульсов.Преобразователь работает следующим образом.Преобразуемое число У параллельным или последовательным двоичным кодом поступает для оперативного хранения в регистр 1. Число разрядов регистра 1 определяется разрядностью гг преобразуемого числа Лг. Стар10 15 20 11 вых максР 1вых мин или 1 ) - 1 од,3+ и,цие Й разрядов числа У поступают на вход горизонтального дешифратора 2. Один из выходов этого дешифратора 2 в соответствии с кодом Й старших разрядов подает ток полу- выборки в один из 21 с столбцов магнитной матрицы 4,Импульс окончания записи числа У в регистр 1, поступающий на вход линии задержки 11 через схему ИЛИ 12 запускает формирователь 10, который, в свою очередь, подключает питание к вертикальному импульсному дешифратору 3. В соответствии с кодом младших разрядов числа У, поступающим на вход дешифратора 3, на одном из выходов его формируется ток полувыборки в одной из и - И строк магнитной матрицы 4,Все сердечники магнитной матрицы 4, число которых равно 2", прошиты 1-разрядными проводами, так что в том сердечнике, где токи полувыборки совпадают по строке и столб 1цу, хранится число - , которое с выхода магнитной матрицы 4 параллельным кодом,поступает в триггерный счетчик 5. Число разрядов чисел, записанных в магнитной матрице 4, т, е. число 1 разрядов счетчика 5, выбирается из соотношения: ГДЕ Рвых.макс - МЯКСИМЯЛЬНЯЯ ТРЕбУЕМЯЯ ЧЯС- тОта; Рвых.мин=,ф=0 - МИНИмалнаЯ РЯООЧЯЯ частота; 0(6(1 - требуемая относительная погрешность преобразования числа в частоту.На счетный вход счетчика, 5 через схему совпадений 8 от генератора 9 с частотой поступают импульсы заполнения. Направление счета таково, что код числа, записанного из магнитной матрицы 4, уменьшается от,ве 1личины - до О, так что время счета, пропорФ1ционально - . Наличие кода 0 в счетчике 5Фвызывает срабатывание схемы совпадений б, которая передним фронтом запускает формирователь 18. При коде 0 счетчика 5 схема совпадений б через инвертор 7 и схему совпадений 8 блокирует поступление импульсов заполнения в счетчик 5 от генератора 9. 25 Зо 35 40 45 50 Одновременно формирователь И через схему ИЛИ 12 запускает формирователь стробирующего импульса 10, и преобразуемое1 число У из регистра 1 адресом величиныМ поступает на магнитную матрицу 4 и далее в счетчик 5, т, е. цикл опроса числа Л повторяется с частотой выхода живых.Если преобразуемое число Л не меняется и не равио О, то, согласно схеме устройства, частота, импульсов на выходе формирователя 1 З равна 1МПри коде числа Л=0 предусматривается для определенности нулевой код записи магнитной матрицы 4 в счетчик 5. При этом выход схемы совпадения б не меняется, а частота следования импульсов на выходе устройства равна нулю,Предмет изобретенияПреобразователь двоичного кода в частоту, содержащий регистр, схемы совпадения, схему ИЛИ, линию задержки, генератор эталонной частоты, счетчик и дешифратор, отличающийся тем, что, с целью повышения точности преобразования, он содержит магнитную матрицу с горизонтальным потенциальным и вертикальным импульсным дешифраторами, стробирующее устройство, формирователь и инвертор, причем выходы регистра соединены с соответствующими входами горизонтального потенциального и вертикального импульсного дешифраторов, выходами соединенных с входами магнитной матрицы, квыходу которой подключены разряды счетчика, соединенные также через первую схему совпадения с инвертором и формирователем, выход которого подключен к одному из входов схемы ИЛИ, на другой вход которой включен выход линии задержки, а выход схемы ИЛИ соединен через стробирующее устройство с входом вертикального импульсного дешифратора, выход инвертора, подключен к одному из входов схемы совпадений, другой вход которой соединен с генератором ста. бильной частоты, а, выход подключен к счетному входу счетчика.377978 Составитель С. Лукинская Техред Л. Грачева Редактор В. Торопова Корректор Е. Талалаева Заказ 1729/12 Изд. Юо 1421 Тираж 780 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Ж.35, Ра 1 шская наб., д. 4/5 Типография, пр. Сапунова, 2
СмотретьЗаявка
1658372
Р. Н. Лопарев, В. Ф. Гумен
МПК / Метки
МПК: H03M 1/86
Метки: двоичного, кода, частоту
Опубликовано: 01.01.1973
Код ссылки
<a href="https://patents.su/3-379978-preobrazovatel-dvoichnogo-koda-v-chastotu.html" target="_blank" rel="follow" title="База патентов СССР">Преобразователь двоичного кода в частоту</a>
Предыдущий патент: Многочастотный дискриминатор
Следующий патент: Всесоюзная
Случайный патент: Меховая пластина