Частотно-импульсный интегратор

350013 ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВМДЕТЕЛЬСТВУ Союз Советских Социалистических Республик-2 М, Кл, 606 д с присоединением заявкиПриоритетОпубликовано 04,Х.1972, Бюллетень26 Комитет о вобретеиий ори СоветеССС ткрытий нистров ДК 681.142.07(088.8 та опубликования описания Х 1.1972 Авторыизобретения О. Паламарюк, М, Б. Никифоров и В. С. Новичков Рязанский радиотехнический институт аявител АСТОТНО-ИМ П УЛ ЬС Н Ы й И Н ТЕ ГРАТО очности ования, ния во Изобретение относится к области вычислительной техники и может быть использовано при построении частотно-импульсных вычислительных устройств, интерполяторов, частотно-импульсных дифференциальных анализаторов и др.Известный частотно-импульсный интегратор, выполняющий операцию интегрирования по невременному параметру, содержит блок для получения первой производной, частотно- импульсный множительно-делительный блок, блок коммутации, реверсивный счетчик и триггер знака.Однако известное устройство обладает весьма низкой точностью, так как строб, управляющий работой вентиля, формируется с помощью стандартизатора импульсов, длительность, которых нестабильна.Цель изобретения - повышение т воспроизведения операции интегрир обеспечение возможности интегрирова всех четырех квадрантах и сохранение формы представления входной информации в выходном сигнале.Это достигается включением частотно-импульсного множительно-делительного устройства, состоящего всего из двух триггеров, трех импульсно-потенциальных схем совпадения и дешифратора на четыре входа и обладающего высокой точностью, которая зависит только от стабильности опорнои частоты на входе, деления (при использовании кварцевого генератора стабильность опорной частоты может быть порядка 10 в ), подключением блока коммутации знаковых шин реверсивного счетчика, управляющего режимом работы реверсивного счетчика в зависимости от сочетания знаков входных частот, знака производной и знака интеграла, и подключением к выходам триггеров реверсивного счетчика двоичного умножителя частоты.На фпг. 1 н 2 даны схемы предлагаемого частотно-импульсного интегратора,Предлагаемый интегратор состоит из блока 1 для получения первой производной сигнала аргумента Г часотно-импульсного множительно-делительного блока 2, блока коммутации т, реверсивного счетчика 4, двоичного умножителя 5 и триггера знака б,Шина входной часоты аргумента Р,(1) соединена со входом блока 1 для получения первой производной, импульсный выход которого соединен с одним из входов умножения множительно-делительного блока А а потенциальный знаковый выход соединен со входом блока коммутацин 3 знаковых шин реверсивного счетчика 4. Ко второму входу умножения частотно-импульсного множитсльно-дели- тельного блока 2 подключена шина входной частоты подпнтегральной функции Г,(1), а ко350013 входу деления - шина опорной стабильной частоты Г. Выход множительно-делительного блока соединен со входом реверсивного счетчика 4, импульсный выход которого сое- динен со входом триггера зиака б, выход ко торого является выходной шиной знака и, кроме того, соединен с установочными входами нуля всех триггеров реверсивного счетчика, кроме последнего, и со в)ходом блока ком мутации 3 знаковых шин. К двум другим вхо дам блока 3 подключены входные шины знака сигналов Р, и Г, Выходы блока 3 соединены со знаковыми шинами реверсивного счетчика 4. Выход двоичного умножителя б является выходом устройетва. 15Предлагаемое устройство работает следующим образом.На выходе дифференцирующего блока получаем первую производную аргумента Г,(1) равную 20/Ядп у Ядп х йдп -Ядпг/ Ядп у ХХ Ярьх Ядп йдпг.Р =РДля обеспечения работы интегратора во всех четырех квадрантах введен блок знака, коммутирующий входные шины двоичного реверсивного Счетчика в зависимости от сочетания зйаков входных и выходных сигналов.lБлок коммутации знаковых шин реверсивного счетчика 3 представляет собой простой дешифратор, имеющий четыре входа и два выхода. Функции возбуждения выходов дешифратора Р+ и Р имеют вйд: которое интегрируется по временному параметру, образуя выходной сигнал в виде кода: Предмет изобретения251. Частотно-импульсный интегратор, содержащий блок для получения первой производной, частотно-импульсный множительно-дели- тельный блок, блок коммутации, реверсивный 50 счетчик и триггер знака, отличающийся тем,что, с целью повышения точности и упрощения устройства, импульсный выход блока для получения первой производной соединен со входом умножения частотно-импульсного мно жительно-делительного блока, второй входумножения которого соединен с источником подынтегральной функции, вход деления соединен с источником опорной частоты, а выход соединен со входомреверсивного счетчика, 40 выход реверсивного счетчика подключен ковходу знакового триггера, выход которого подключен к установочному входу нуля триггеров реверсивного счетчика и к одному из входов блока коммутации, к трем другйм вхо дам которого подключены знаковый выходблока для получения первой производной и входные знаковые шины аргумента и подынтегральной функции, а выходы соединены со знаковыми шинами реверсивного счетчика. 50 2. Устройство по п, 1, отличающееся тем,что, с целью сохранения) формы представления входной информации, оно содержит двоичный умножитель, потенциальные входы которого соединены с выходами триггеров ре 55 версивного счетчика, а импульсный вход - систочником опорной частоты.350013 ЙОп,иг 2 Составитель С. Беланедактор Л. Василькова Техред А. Камышникова Корректор В. Жолудева ипография, пр, Сапунова с У Заказ 3974/13 Изд,1459 ЦНИИПИ Комитета по делам изобретений и от Москва, Ж, РаушскаяТираж 406 Подписное ытий при Совете Министров СССР аб., д. 4/5