Устройство для изменения масштаба времени накапливаел1ой информации

О П И САН И Е ИЗОБРЕТЕНИЯ 345519 Союз Советскик Сациалистическил РеспубликК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Зависимое от авт, свидетельстваМ. Ь,л. 6 11 с 21/00 аявлсцо ОЗ,Х 1,19701489656/8-24с присоединением иоритет Комитет по делам обретений и открыт ри Совете Министро СССРДК 681,327(088.8 Опубликовано 14. т/11.1972. Бюллетень22Дата опубликования описания 4.И 11.1972 Масол итенко, Б. В. Саинчина Институт автоматики явител УСТРОЙСТВО ДЛЯ ИЗМЕНЕНИЯ МАСШТА НАКАПЛИВАЕМОЙ ИНФОРМАЦ ВРЕМЕ Авторы зобретения М, М. Сухомлинов, В,Изобретение относится к техническим средствам для научных исследований. Оно может быть использовано в составе вычислительного комплекса или самостоятельно, для изменения масштаба времени (частоты сигнала) накапливаемой информации с целью уменьшения непроизводительных потерь машинного времени, в частности при спектральном и корреляционном анализах, а также для уплотпения каналов связи, регистрации,ц запоминания аналоговых и дискретных сигналов,Известны устройства для временного сжатия входного сигнала, Однако в таком устройстве одному блоку памяти соответствует один коэффициент сжатия, что ограничивает диапазон исследуемых частот, увеличивает время отработки, и влияет на точность анализа. Последнее объясняется тем, что реализация входного сигнала постепенно обновляется в процессе анализа с некоторым смещением,Целью изобретения является создание устройства для изменения масштаба времени накапливаемой информации (трацспониатора 2), обладающего расширенными техническими параметрами по сравценцю с параметрами прототипа (коэффициенты сжатия - 64, 1024, 2048 и соответственно диапазоны изменения частот входного сигнала - 0 - 4 кгц, 0 - 240 гц, 0 - 120 гт 1, частотой выдачи выходных сигналов - 500 кгт 1) ц расширенными функциональными возможностями за счет использования трех ячеек памяти.Эта цель достигается использованием в за поминающем устройстве трех ячеек памяти намагнитострикционных линиях задержки, оригинальной схемы управления и применением коммутатора настройки, с помощью которого производятся переключения логических 10 элементов схемы управления ц соединениеблоков памяти в различных комбинациях.На чертеже представлена блок-схема устройства,Она содержит преобразователь аналог - 15 код 1, запоминающий блок 2, в который входят управляющие магнцтострцкццонные линии задержки 8 МЛЗ, и трц ячейки памяти 4 - 6, выходной преобразователь код - аналог 7, блок управления 8 запоминающим блоком 20 и коммутатор настройки 9.Выход преобразователя 1 соединен с пнформаццоцнымц входамп ячеек памяти 4, 6 и со входом преобразователя 7. Выходы ячейки памяти 4 соедцнены со входамц ячейки памя ти 5, а выходы ячеек памяти 6 и 6 соединены со входамц друг друга ц входамц преобразователя код - аналог 7. Вход блока 8 соединен с выходом МЛЗ д, а выход блока 8 - со входами преобразователя МЛЗ 3, а также ЗО с управляющими входамц ячеек памяти 4 - 6.45 50 55 60 Выход коммутатора настройки 9 соединен спитающими входами логических схем преобразователя 1, блока 8 ячеек 4 в и преобразователя 7.Устройство может работать в следующихрежимах:РЕЖИМ Мо 1. Коэффициент сжатия - 64,диапазон часгот исследуемых сигналов -0 - 4 кгпв, время хранецця пачки 262 яксек.Используются трц ячейки памяти 4 - 6, В качестве буферного накопителя применена ячейка памяти 4. Две других ячейки памяти включены между собой последовательно и непрерывно обновляют информацию пачкамц по 64слова после заполнения накопителя.РЕЖИМ М 2. Коэффициент сжатия - 64,диапазон частот исследуемого сигнала0 - 4 кгпв, время хранения реализации из 1024точек 131 яксек. Используются три ячейкипамяти, две из которых (4 и 5) - буферныенакопители.РЕНСКИМ Мц 3, Коэффициент сжатия - 1024,диапазон частот исследуемых сигналов -0 в 2 га, время хранения значения одногоизмерения 2,1 сек. Используется ячейка памяти б с непрерывным обновлением информации (без буферного накопителя).РЕЖИМ Мз 4, Коэффициент сжатия - 2048,диапазон частот исследуемых сигналов -0 в 1 га, время хранения значения одногоизмерения 8,4 сек. Используются две ячейкипамяти 5 и б, которые включены последовательно и имеют оощую цепь циркуляциц.В запоминающем блоке происходит непрерывное обновление информации (без буферного накопителя).Контрольные режимы предназначены дляпроверки правильности работы блоков транспониатора 2,Два режима служат для проверки работыпреобразователя аналог - код и выходногопреобразователя код в анал, При этом с помощью коммутатора настройки из активныхэлементов блока управления запоминающимблоком образуются цеобходимые функциональные узлы для автономной работы преобразователя аналог - код.Два других режима предназначены дляпроверки и наладки запоминающего блока.Необходимые специфические функциональныеузлы при этом образуются из активных элементов преобразователя аналог в к и блокауправления запоминающим блоком.Транспониатор 2 может работать в режимес буферным накопителем или без него.При работе устройства с буферным накопителем коммутатором настройки устанавливается соответствующий режим (например,М 1).Входной сигнал, характеризующий случайный процесс, подается на вход преобразователя 1. Последний запускается от блока 8 ипреобразует аналоговый входной сигнал в 5 10 15 20 25 30 35 40 цифровую форму, Через цикл раооты управляющих МЛЗ 8 блок 8 считывает информацию с преобразователя 1 и снова запускает его для следующего цикла преобразователя. Преобразованный входной сигнал в виде шестиразрядного параллельного кода поступает в буферный накопитель (4), на шесть магнитострикционцых линий задержки. После заполнения ячейки памяти 4 производится перекладка информации в ячейки памяти 5 и б, которые соединены между собой последовательно, После этого цикл заполнения ячейки памяти 4 и перекладка информации в ячейки памяти 5 и б повторяются. Соотношение емкостей всех ячеек памяти выбрано так, что заполнение ячейки памяти 5 и ячейки памяти б производится последовательно, слово за словом. После их заполнения происходит обновление информации, причем стирание старой информации производится словами.Из ячейки памяти б информация параллельным шестцразрядным кодом подается на преобразователь 7, который восстанавливает первоначальную форму водного аналогового сигнала, но с частотой в К раз большей (К - коэффициент сжатия) .Время хранения дискретной информации в блоке 2 определяется временем заполнения ячейки памяти 4 и временем цикла обновления информации в ячейках памяти 5 и б.Прц работе устройства без буферного накопителя используется одна ячейка памяти, входы которой подключены к выходу преобразователя 1, а выходы - к преобразователю 7. Информация параллельным кодом, слово за словом, заполняет блок 2 и после его заполнения продолжает обновляться, При этом одновременно с выхода блока 2 информация поступает ца преооразователь 7. Предмет изобретения Устройство для изменения масштаба времени накапливаемой информации, содержащее преобразователь аналог - код и запоминающий блок, управляющие входы которых соединены с блоком управления на магнитострикционных линиях задержки, преобразователь код - аналог и коммутатор настройки, отличающееся тем, что, с целью расширения функциональных возможностей и улучшения технических характеристик, запоминающий блок содержит три ячейки памяти, причем выходы преобразователя аналог - код через коммутатор настройки соединены со входами первой и третьей ячеек памяти и преобразователя код - аналог, выходы первой ячейки памяти соединены со входами второй, а выходы второй и третьей ячеек памяти соединены соответственно со входами третьей и второй и входом преобразователя код в анал,ипография, пр, Сапунова,Заказ 3310/7ЦНИИПИ Комитета Изд.10 делам изоб Москва Ж Тираж 406 Подписное ний и открытий при Совете Министров СССР Раушская наб., д. 4,5