Устройство фазирования и регенерации для трансформатора скорости дискретных сигналов

ОПИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ321962 Союз Советских Социалистических РеспубликЗависимое от авт. свиде Заявлено 24.Ъ.1970 ( льства451986/26-9 К Н 041 7/02 с присоединением заявк Приор ите итет по делам зсбретений и открытипри Совете МинистровСССР ДК 621.394.42(088.8 публиковано 19.Х 1.19 Бюллетень Ъ а опубликования описания 26.1.1972 бретение. А. Полиееск Заявите УСТРОЙСТВО ФАЗИРОВАНИЯ И РЕГЕНЕРАЦИИДЛЯ ТРАНСФОРМАТОРА СКОРОСТИ ДИСКРЕТНЫХ СИГНАЛ На чертеже приведена гаемого устройства. Задающий генератор 1 управляемого делителя 2 3, 4 и 3, 4 и так далее в рые входы схем И 3, 4 подключены к выходамдискриминаторов 5, 5 со Канала.блок-схема предлаен со входом ами схем И 2 дканалов, втоого подканала-фазовых вующего подсоеди и вход сех покажд + и ответс Изобретение относится к области электросвязи.Известньнерации дкретных сисинхросипното всех инНедостатся низкая пС цельюпредлагаемфазовых дмутатору,мым делитфаз онориние и оподключенков, причевсоединеныных схемустройства фазирования и регеля трансформаторов окорости дисгналов, в которых для выделения 5 ала используюгся знакоперемены формационных подканалов.ками известных устройств являет. омехоустойчивость.повышения помехоустойчивости в 10 ом устройстве входы управления искриминаторов подключены к коммежду коммутатором и управляеелем включен формирователь сетки ых импульсов, а входы опереже тставание управляемого делителя ы ко входам сброса обоих счетчи-потенциальные выходы счетчиков со входом запрета обоих одноимен- НЕТ. 20 Выходы всех схем И 3, 3 и т. д. подсоединены к схеме ИЛИ б, выходы всех схем И 4, 4 и т. д. подсоединены к схеме ИЛИ 7. Выходы схем ИЛИ б и 7 подключены ко входам схемы ИСКЛЮЧИТЕЛЬНО - ИЛИ 8. Выходы + и-схемы 8 соединены со входом схемы НЕТ 9 и входом счетчика 10.Потенциальные выходы счетчиков 10 и 10 подключены ко входам запрета схем НЕТ 9 и 9, выходы которых включены на входы + и-реверсивного счетчика 11. Выходы + ивреверсивного счетчика 11 соединены с одноименными входами управляемого делителя 2, а его выход подключен к формирователю сетки фаз опорных импульсов 12, выходы формирователя 12 соединены с коммутатором фаз 13. Выходы коммутатора фаз 13 подключены ко входам управления фазовых дискриминаторов 5, 5 всех подканалов, общий выход коммутатора 13 соединен со входом управления вентилей 14, 14 и т, д. всех подканалов. Выходы вентилей 14, 14 ,и т. д. подключены к выходным клеммам устройства 15, 15 и через линию задержки 1 б, 1 б соединены со входом сброса триггеров 17, 17. Выходы триггеров 17, 17 подсоединень ко входам вентилей 14, 14, входы триггеров 17, 17 подключены к выходу узлов стробирования 18, 18, входы управления узлов 18, 18 соединены с выходами коммутатора 13, входы5 10 15 20 25 30 35 40 45 узлов 18 и 18 подсоединены ко входным клеммам устройства 19, 19 и входам соответствующих фазовых дискриминаторов 5, б.Устройство работает следующим образом.Постоянные фазовые сдвиги между подканалами устраняются выбором оптимальной фазы для каждого подканала посредством коммутатора 13. Так как кроме постоянных фазовых сдвигов существуют и переменные сдвиги, вызванные шумами и эффектом многолучевости, то с выхода, например, + или-дискриминатора 5 поступают на входы схем И 3 и 4 импульсы различной длительности, которая пропорциональна фазовому сдвигу входного сигнала относительно фазы опорного напряжения с коммутатора 13.На выходах схем 3 и 4 получаются пачки импульсов частоты задающего генератора, соответствующие квантованному значению фазовых сдвигов. Указанные пачки импульсов с выходов схем 3, 3 и 4, 4 суммируются по времени в схемах б и 7 только в том случае, если имеется временной сдвиг между этими пачками импульсов, реализующими эффект, пропорциональной переменной коррекции фазы,Если же пачки импульсов от различных подканалов приходят одновременно, то на выходе схем ИЛИ б, 7 действуют пачка из наибольшего числа импульсов. С выходов схем б и 7 пачки импульсов, соответствующие одноименному суммарному фазовому сдвигу сигналов с постоянным запаздыванием поступают на схему ИСКЛЮЧИТЕЛЬНО - ИЛИ, которая вычисляет разность между суммарным значением фазовых сдвигов в сторону опережения и отставания.С выхода схемы 8 импульсы опережения или отставания поступают на счетчик 10 или 10 и через схему НЕТ 9 или 9 на входы реверсивного счетчика 11. Схемы НЕТ 9 и 9 пропускают импульсы только в том случае, когда счетчики 10 и 10 полностью заполняются, так что выходной потенциал с последнего триггера счетчиков 10 и 10 открывает схему НЕТ 9 или 9. Каждым импульсом с выхода реверсивного счетчика 11 производится сброс счетчиков 10, 10, что позволяет при качании фазы одного из подканалов вследствие многолучевости ввести дополнительную инерционность для предотвращения ложной подстройки фазы.Такое выполнение устройства позволяет демпфировать действия быстрых фазовых сдвигов на управляемый делитель, а также получить характеристику с экспоненциально взвешенным усреднением, тогда как интегрирование посредством реверсивного счетчика приводит к пропорциональному усреднению.Первая регенерация сигнала в каждом подканале производится на узлах стробирования 18, 18, отрегенерированный импульс с выхода 18, 18 запоминается на триггерах 17, 17, уп. равляющих вентилями 14, 14. При наличии сигнала на триггерах 17, 17 импульс с общего выхода коммутатора 13 выделяется на выходе вентилей 14, 14 и через линию задержки 1 б, 1 б установит триггеры 17, 17 в нулевое положение. При поступлении отрегенерированного импульса с узлов 18, 18 триггеры 17, 17 установятся опять в единичное положение. П р ед м ет изобретения Устройство фазирования и регенерации для трансформаторов скорости дискретных сигналов, содержащее в каждом подканале фазовый дискриминатор, две схемы ИЛИ, узел стробирования, триггер, вентиль с линией задержки, а в групповой части - задающий генератор, коммутатор, управляемый делитель с двумя входами на опережение и отставание, реверсивный счетчик, логические схемы ИЛИ, НЕТ ИСКЛЮЧИТЕЛЬНОИЛИ и два счетчика со сбросом, отличающееся тем, что, с целью повышения помехоустойчивости, входы управления фазовых дискриминаторов подключены к коммутатору, между коммутатором и управляемым делителем включен формирователь сетки фаз опорных импульсов, а входы опережение и отставание управляемого делителя подключены ко ,входам сброса обоих счетчиков, причем потенциальные выходы счетчиков соединены со входом запрета обоих одноименных схем НЕТ,Составитель К. ВиноградовРедактор Т. Морозова Тсхред Е. Борисова Корректор И, ШевченкоЗаказ 3947/12 Изд.1766 Тираж 473 Подписное ЦНИИПИ Комитета по делам изобретений и открытий при Совете Минисгроз СССР Москва, Ж, Раушская наб., д, 415 Типография, пр. Сапунова, 2