Аналого-цифровой преобразователь

ОПИСАНИЕ 31606ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советскил Социалистические РеспубликЗависимое от а свидетельстваМПК б 061 3/00Н 031 с 1317 аявлено 31.Х.1969 ( 1371668,18-24) аявкис присоединениеПриоритетОпубликовано 0 Комитет по деламивобретеиий и аткрытипри Совете МинистровСССР УДК 681,325088.8).Х.1971. Бюллетень М 2 Дата опубликования описания 9 Х 1,1971 Авторыизобретения М, Е. ОвчарукИнститут кибернетики АН Украинской Заявитель АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛ Изобретение относится к области вычислительной техники и может быть применено припостроении быстродействующих аналого-цифровых преобразователей,Известен аналого-цифровой преобр азов атель комбинированного типа, в котором преобразование входного сигнала в код осуществляется параллельно-последовательным способом. Его недостатком является большое времяпреобразования. 10Целью изобретения является увеличениебыстродействия преобразователя,Требуемый положительный эффект достигается путем применения анализатора переключения, первые два выхода которого соединены со входом логической схемы совпадения, а другие два выхода - со входом схемыподключения весовых токов; один из выходовсоединен со входом логической схемы разделения, вход которой подключен к выходам 20группы импульсных компараторов, а выход -ко входу узла выработки весовых токов, выход последнего объединен с выходом схемыподключения весовых токов и соединен со входом второго вычитающего устройства, второй 25вход которого соединен через линию задержкис выходом первого вычитающего устройства.На фиг. 1 изображеча блок-схема предлагаемого устройства; па фиг. 2 - временнаядиаграмма, поясняющая его работу. 30 Устройство состоит из группы потенциальных компараторов 1, группы импульсных компараторов 2 и 3, анализатора переключений 4, лопгческой схемы совпадения 5, схемы 6 подключения весовых токов, дешифраторов 7 - 9, узлов 10, 11 выработки весовых токов логической схемы разделения 12, вычитающих устройств 13, 14, линии задержки 15.Устройство работает следующим образом.Входной сигнал поступает на группу из трех потенциальных компараторов 1 и имеет вид, показанчый на фиг. 2,а. Потенциальные компараторы определягот, в какой из четвертей полной школы входного сигнала лежит этот входной сигнал. В момент времени 1 (фиг. 2,а), когда входной сигнал больше порогового уровня потенциального компаратора, последний переклочается и на выходе его образуется перепад напряжения. Перепады напряжения поступают в анализатор переключений 4 и дифференцируются. Продифференцированные импульсы имеют положительную полярность в моменты времени 61, ъ 1 з, когда входное напряжение возрастает, и отрицательную полярность в моменты времени 4, 1;, 4, когда входное напряжение уменьшается (фиг. 2,6).Перепады напряжений с потенциальных компараторов и продифференцированные од 316106нополярные импульсы по шине 16 (фиг, 1) поступают на логическую схему совпадения 5,На логическуго схему совпадения с частотой преобразования поступают импульсы запрета по шине 17 длительностью Л 1 г (фиг 2,г) с анализатора переключений, Поялсггие продиффсренцировяпцых импульсов (фиг. 2,о) носит случайный характер относительно импульсов запрета.Рассмотрим работу улроиствя моменты времени 1 г, 1, 15, 1 сь когда продифференцированные импульсы не ссвпядагот по времени с импульсами запрета. Тогда продифференцировашпяе импульсы проходят через логическуго схему совпадения 5 на узел 10 Выработки весовых токов, который подключает весовые токи ко входу вьгчегтяюггЕего устройства 1 д ца время, равное интервалу между г 1 ереклгогениями потенциальных ксмпяряторо, т. е. в моменты переключения потенциальных компараторов переключаются и соотвстстукццие весовые токи. С шяходя перого Вы штагощего устройства И рязностное напряжение кванту- ется группой ггмпульсггых компаряторов 2 первым опрашивающим импульсом, который формируется после Огсогггягги 5 г импульса зяпретя (фиг. 2,д). Выходные импульсы компараторов 2 через логическую схему разделения 12 подсоеденяют весовые токи узла 10 на время, равное времени между первым и вторым тяктирующегм ег ее м пульса ъх и.На второй вход второго вычитягощего устройства 14 через лгшию зядсрески 15 поступает разностный сеггггя.г с выхода первого вычитающего устройства И. Второй тактирующий импульс через время Ы (фиг. 2,е), равное времени прохождения разпостного сигналя серея липиго зядержкег 15, оггряцеегвяст ггослсдцгою группу импульсшях компараторов.Выходные сш палы всех групп компаряторов преобразовываются в последоватсльньш двоичньш код дешифрятором 9. Время преобразовгигия равно времени Жмегсду первым и вторым опрашиваемыми ггмпульсегмег,Рассмотрим работу устройства В моменты Времегш г 2, 1, когда продифферепцировянные импульсы совнядаюг по ромни с импульсом запретя. Когда продггффсреггцггровагггггге импульсы це проходят через логическую схему совпадения на узел выработки Весовых токоге, и с анализатора переключенгш по шеегге 16 приходит задержагшый импульс (фиг. 2,гг) через время Л (относительно появления продифференцировашгого импульса) на логичес:сую схему совпадения и проходит через нее,подсоединяя узел 10 выработки весовых токов5 В цепь вычитающего устройства 13.В момент времени 1, когда продиффереццироанпый импульс положителен, на выходеанализатора псреклгочений по шине 18 появляется импульс (фиг, 2,з), который подается10 на схему 6 подк 5 почения весовьгх токов, подКЛГОЧЯ 5 Г ВС.СОВЭГГ ТОК, РЯВПЫИ ВССОВОМу ТОЕСУ,формируемому сряботавгцим потенциальнымкомпярятором, гга ход второго вычптающегоустройства 14,15 В момент Времени г, когда продифференциров,гнпый импульс отрицателен, на выходеанализатора переключегшй по Енине 19 появляется импульс (фиг. 2,к), который подаетсяпа схему 6, подсоединения весовой ток обрат 20 ной полярности, равный по модулю весовомугону, форпгруемому сряботявшим потенциальным компяратором в цепь второго вычитающего улройста И Угсазаегггьгй импульсчерез логическую сыму разделения 12 подсо 25 единяет вссг весовые токи узла 11 выработкивесовых токов н;г ход второго вычитающегоустройства.30 Предмет изобретенияЛггялого-цифровогг преобразователь, содержащий группы компараторов, узел выработки весовых токов, схемы подключения весовых 35 токов, гоггггесгсгге с:хемы совпадения и раздеЛСНИЯ, Вг,щнтЯЮШИЕ УСтРОйетВа, ЛИГШИ ЗаДЕРжки, дешифратсры, отлитгощпйся тем, что, с целью уелигсшгя быстродействия, он содержит анализатор переключения, первые два 40 ыходя которого соединены со входом логической схемьг сспадегшя, а другие два выхода - со ходом схемы ггодгслго гения весовых токов, я один из ггих со входом логической схемы разделения, ход которой подключен к выхо дям Г 1)угггггя,гмпу,1 ггсггых компярятсрОВ, я Выход - ко вхоггу узл вырябстки весовых токов, ыход которого оогьедипен с выходом схемы подклгочсния всссевых токов и соединен со ходом ггторого Вычитающего устройства, вто рой ход которого соединен через лингпо задержки с выходом первого вычитающего устройства.