Логическое запоминающее устройство
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 309393
Автор: Щеглов
Текст
ЗО 9393 Союз Советских Социалистилеских РеспубликЗависимое от авт. свидетельстваЗаявлено ОЗ.Х 1.1968 ( 1301558/18-24) с присоединением заявки1 ПК б 11 с 150 Комитет по делам риоритетпубликовано 09.Ч 1.191. Бюллетеньата опубликования описания 4.П.1972 обретениЯ и открытийри Совете МииистровСССР К 681.32.6(088 Авторизобретениявител ОГИЧЕСКОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВ 2 но предложенно На чертеже пока ойство.Оно содержит деш аций 1; числовые ыхода 3; запомина кающие считывани опе ифратор логическихшины 2; разрядныеющие элементы 4,без разрушения и гнь опуфо Известно логическое запоминающее устройство (ЛЗУ), содержащее дешифратор логических операций, усилитель воспроизведения и матрицы, выполненные в виде координатных шин и шин выборки, в перекрестиях которых установлены запоминающие элементы. При этом блок выборки обеспечивает одновременное считывание нескольких слов из двух частей матриц.Однако число логических операций, выполняемых этим устройством, невелико.Предложенное ЛЗУ отличается от известного тем, что в нем усилитель воспроизведения устройства имеет три стробирующих входа: вход стробировапия отрицательных сигналов, вход стробирования положительных сигналов и вход стробирования двухполярных сигналов. Причем соответствующие стробирующие входы усилителей воспроизведения объединены и подключены к выходам дешифратора логических операций.Это позволяет расширить логические возможности ЛЗУ. мации; усилитель воспроизведения б; адресные триггеры б и матрицы (7, 8),Б качестве запоминающих элементов 4 применены элементы, допускающие считывание информации без ее разрушения. Матрицы ЛЗУ разделены на две части 7, 8, соответствующие разрядные шины выхода 3 которых соединены последовательно так, что сигнал единицы в шинах 3 первой 7 и второй 8 ча стей матриц разнополярен. За счет этого осуществляется компенсация сигнала единиц в разрядных шинах выхода прп обеспечении идентичности запоминающих элементов.Каждый усилитель воспроизведения б со держит трп стробирующих входа; вход стробирования отрицательных сигналов 9, вход стробирования положительных сигналов 10 и вход стробироваппя двухполярных сигналов 11. Причем соответствующие стробирующие 20 входы объединены и подключены к соответствующим выходам дешифратора логических операций.Прп выполнении логических операций надчислами, хранящимися в ячейках ЛЗУ, про изводится одновременное считывание информации без ее разрушения из нескольких ячеек ЛЗУ, размещенных в любых частях матриц ЛЗУ. При этом осуществляется стробировапие усилителей воспроизведения 5 дешифра тором 1 по стробирующпм входам 9, 10 илиЗаказ 43/6 Изд, Ыо 1854 Тираж 473 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Ж, Раушская наб д. 4/5Типография, и р. Сапунова, 2Выполняемые операции код сигнал код сигнал код сигнал Л=Уз=-дав имплпкацпя Л усилитель воспроизведения и матрицы, выполненные в виде координатных шин и шин 5 выборки, в перекрестиях которых установлены запоминающие элементы, при этом блок выборки обсспечпвает одновременное считывание нескольких слов из двух частей матриц, отлачаюиеесл тем, что, с целью расширения10 логических возможностей устройства, усилитель воспроизведения содержит вход стробпрованпя отрицательных сигналов, вход стробирования положительных сигналов н вход стробнрованпя двухполярных сигналов, при 15 чем соответствующие стробирующие входы усилителя воспроизведения обьединены и подключены к выходам дсшифратора логических операций,Предмет изобретенияЛогические запоминающее устройство, содержащее дешифратор логических операций, 20 5Т а бл и ц а 6. Два числа хранятся в разных частях ЛЗУ ая и Ьп код признака логиТаким образом, в данном ЛЗУ могут быть выполнены все 16 элементарных логических операций от двух двоичных переменных.Кроме того, в описываемом ЛЗУ могут быть выполнены логические операции трех двоичных переменных за счет одновременного считывания трех чисел, размещенных в различных частях ЛЗУ. В этом случае результирующую булеву функцию трех двоичных переменных можно представить как АС/ВС. При этом булева функция В выбирается по вышеприведенным таблицам, а функция А подбирается описанным выше способом. ческой операции, состоящий из единиц Ь.,хранится во второй части ЛЗУ.
СмотретьЗаявка
1301558
В. М. Щеглов
МПК / Метки
МПК: G11C 15/00
Метки: запоминающее, логическое
Опубликовано: 01.01.1971
Код ссылки
<a href="https://patents.su/3-309393-logicheskoe-zapominayushhee-ustrojjstvo.html" target="_blank" rel="follow" title="База патентов СССР">Логическое запоминающее устройство</a>
Предыдущий патент: Самонастраивающееся устройство для междурежимного торможения протяжногомеханизма
Следующий патент: Устройство для вывода узла соединения кабеля
Случайный патент: Амортизационное устройство автосцепки рельсового транспортного средства