Логарифмический преобразователь напряжения в двоичный код

Сова Советских Социалистических Республик,11.1969 (Ло 1315471/18-2 л, 42 птх, 3/О присое гнем заявки Ъе ПК Н 031 с 13/175Н 031 13/206 Об) 3/00ДК 681.325 (088,8) итет комитет по деламзаоретений и открыт ете МинистреСССР публиковано 22.Л 1.1970, Бюллетень М 24ата опубликования описания З.Х 1.1970 Авторизобретения И. М. Благовещенски витель АРИФМИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖ В ДВОИЧНЫЙ КОДтель отличается 20 азования в У =- рмированпя эксапряженця под.пряжений, выхосборки соедине ления. Выходы и, через другую одом ключа разрмирования экспряжения, а че(У Известны логарифмические преобразователи напряжения в двоичный код с промежуточным преобразованием напряжения во временной интервал.Недостаток известных преобразователей заключается в том, что максимальное время преобразования определяется числом разрядов кода результата преобразования и частотой,импульсов счета и не может быть уменьшено ниже определенного уровня, устанаьлц ваемого из технических соображений. Повышение частоты импульсов счета для ускорения преобразования влечет за собой уменьшение постоянной времени разряда конденсатор схемы формирования экспоненциально спада ющего напряжения, что, в свою очередь, приводит к резкому росту динамических погрешностей преобразования,Предложенный преобразова тем, что для ускорения преобр = 2 раз к выходу схемы фо пои енциально спадающего ц ключено М схем сравнения на ды которых через одну схему ны со входом триггера управ схем сравнения, кроме перво схему сборки соединены со вх ряда конденсатора схемы фо поненциально спадающего на рез остальные схемы сборки - со входа ми триггеров регцстра старших разрядов кода.На фцг. 1 изображена блек-схема устройства; ца фцг. 2 - временная диаграмма выходных сигналов отдельных узлов (обозначения кривых на временной диаграмме соответствуют обозначецшо узлов на фцг. 1).Преобразователь содержцт схему 1 формирования экспоценццально спадающего напряжения с ключом 2 разряда ее кондестор, схемы сравнения 3 - 7, схемы сборки 8 - 12, триггер управления 13, вентиль 14, триггеры 15 - 17 счетчика 18 младших разрядов выходного кода, триггеры 19 - 21 регцсгра 22 старших разрядов выходного кода.Входной сигнал с амплитудой 1/, поступает на схему 1 формирования экспоцецццально спадающего напряжения, включаемую мпульсом запуска преобразователя,Конденсатор схемы 1 заряжается этим сигналом до напряжения У,ц устанавливает в состояние 1 триггер управления И 1-1 а фг. 2 для определенности рассматривается случай, когда В момент сравнения выходного напряжения схемы формирования экспоценццально спадающего напряжения с пороговым напряжением= -.1 п = сопят. и Сл Л Т = Т - Т= сопз 1 где с мпупаа ааауана араааза 3 апл 3Уп, схема сравнения 4 вырабатывает импульс, устанавливающий в состояние 0 триггер управления 13, Строб с выхода триггера 13 открывает на время Т вентиль 14, пропуская па вход счетчика 24 пачку импульсов счета.Импульс с выхода схемы сравнения 4 через схему сборки 8 приводит в действие клк)ч принудительного разряда конденсатора а схемы 1, напряжение на ее выходе быстро спадает до нуля,На фиг. 2 для сравнения шгриховой кривой показан переходный процесс при свободном разряде конденсатора. При этом временной интервал от. момента запуска преобразователя до момента сравнения напряжения на выходе схемы формирования экспоиепциально спадающего напряжения с напряжением порога К был бы равен Т.Разность временных интервалов Т и Т может быть учтена записью 1 в младший разряд регистра 25 импульсом с выхода схемы сравнения 4.Максимальное значение времешсюго интервала преобразованияф Уп - наибольшее из пороговыхнапряжений, превышенных сигналом.разр ( Т пп - врылся принудительного раз.ряда конденсатора схемы формирования экспоненцпально спадающего напряжения. 1(оэффицссесст сокращения максимальногОвремссссс преобразования Разность временных интервалов для соседнихпороговых уровней Предмет изобретения20Логарифмический преобразователь напряжения в двоичный код с промежуточным преобразованием во времеспсой интервал, отличасосчийся тем, что, с целью ускорения преобра.25зованпя, к выходу схемы формирования экспопепциально спадающего напряжения подключены параллельно схемы сравнения напряжений, выходы которых через одну схему 30сборки соединены со входом триггера управления, выходы схем сравнения, за исключением первой, через другую схему сборки соединены со входом ключа разряда конденсатора З 5 схемы формирования экспоненциально спадающего напряжения и через остальные схемы сборки - со входами триггеров регистра старших разрядов кода.2774:8 Вко 0 нои сиглол Составитель Крыловаедактор Б. Б. Федотов Техред Л. Я. Левина Корректор Т. А, Абрамова ипография, пр. Сапунова, 2 ймлул допуск джаулсилою Заказ 304412 Тираж 4 ЦНИИПИ Комитета по делам изобретений и о Москва, Ж, Раушскарытий при С наб., д 4/5 Подписное ете Министров СССР