Дифференцирующее устройство

(19) 06 0 7/18 АНИЕ ИЗОБРЕТЕНИ тел ьЙС ГОСУДАРСТВЕННОЕ ПАТЕНТНОВЕДОМСТВО СССР(57) Дифференцирующее устройство относится к аналоговой вычислительной технике и может быть использовано в системах контроля и автоматического регулирования. Цель изобретения - повышение помехозащищенности устройства. Дифференцирующее устройство содержит сумматор (1), двусторонний амплитудный ограничитель (2), интегратор (3), блок (4) запоминания и генератор (5) тактовых импульсов, входную 6 и выходную 7 шины. 6 - 1 - 2 - 4 - 3 - 1, 5 - 4, 4 - 7,2 ил,5 10 15 Изобретение относится к аналоговой вычислительной технике и может быть использовано в системах контроля и автома- тического регулирования,Цель изобретения - повышение помехозащищенности устройства.На фиг, 1 приведена структурная схема предлагаемого устройства; на фиг. 2 - временные диаграммы работы устройства. Здесь приняты следующие обозначения:а - сигнал на выходе генератора 5 тактовых импульсов;б - сигнал на входе б;в - сигнал на выходе сумматора 1;г - сигнал на выходе ограничителя 2; д - с, гнал на выходе интегратора 3; е - сигнал на выходе 7 устройства.Диаграммы приведены применительно к случаю линейного изменения входного сигнала (диаграмма б), когда в течение промежутка времени 0 - ц помеха отсутствует, а в течение промежутка времени ц - тг вместе со входным сигналом действует помеха в виде прямоугольного импульса с амплитудой, примерно на порядок превышающей порог ограничения ограничителя 2.Пунктиром на диаграммах в и д, е изображены для сравнения сигналы на выходах соответственно сумматора, интегратора и блока запоминания в устройстве-прототипе, где ограничитель отсутствует.Дифференцирующее устройство содержит сумматор 1, двухсторонний амплитудный ограничитель 2, интегратор 3, блок 4 запоминания и генератор 5 тактовых импульсов, входную 6 и выходную 7 шины, Первый (неинвертирующий) вход сумматора 1 соединен с шиной б, второй (инвертирующий) - с выходом блока 4 и шиной 7, а выход - со входом ограничителя 2. Информационный вход блока 3 соединен с выходом ограничителя 2, а управляющий вход - с выходом генератора 5,Дифференцирование входного сигнала в предлагаемом устройстве, как и в прототипе, осуществляется в замкнутом контуре с интегрирующей отрицательной обратной связью. Отрицательная обратная связь осуществляется путем запоминания сигнала, соответствующего производной входного сигнала, в блоке 4 в тактовые моменты времени, задаваемые генератором 5, интегрирование запомненного сигнала с помощью интегратора 3 и подачи результата интегрирования на второй (инвертиующий) вход сумматора 1, на первый (неинвертирующий) вход которого поступает с шины б входной 20 25 30 35 40 45 50 55 дифференцируемый сигнал, Результат дифференцирования снимается с шины 7, подключенной к выходу блока 4.Особенностью является то, что сигнал с выхода сумматора 1, соответствующий производной входного сигнала, перед запоминанием подвергается двухстороннему ограничению в ограничителе 2. Ограничитель 2 имеет характеристику (зависимость выходного напряжения от входного), описываемую уравнением: Овх при 1 ОвхЕОвых = Езп 9 Овх при 1 Овх Е где Овх и Овых - соответственно входноевыходное напряжения ограничителя 2;Е - порог ограничения - напряжение соответствующее максимальной скорост изменения входного сигнала в отсутстви высокочастотных помех.Введение ограничения запоминаемого сигнала защищает устройство от воздейст вия высокочастотных импульсных помех При воздействии помехи в виде резкого из. менения входного сигнала, то есть при ско. рости изменения входного сигнала, превышающей уровень, соответствующий порогу Е ограничения, в блоке 4 запоминается, а затем интегратором 3 интегрируется уровень Е.Это значительно ослабляет воздействие помех по сравнению с прототипом, где в этом случае запоминается и интегрируется уровень, значительно превышающий Е, что приводит к большой погрешности отсчета и большой колебательности процессов на входе и выходе интегратора,Формула изобретения Дифференцирующее устройство, содержащее алгебраический сумматор, блок запоминания, интегратор и генератор тактовых импульсов, выход которого соединен с управляющим входом блока запоминания, выход которого подключен к выходу устройства и к входу интегратора, а выход последнего подключен к вычитающему входу алгебраического сумматора, суммирующий вход которого подключен к входу устройства, о т л и ч а ю щ е е с я тем, что, с целью павы щения помехоза щищен ности устройства, в него введен двухсторонний амплитудный ограничитель, вход которого соединен с выходом сумматора, а выход - с информационным входом блока запоминания.1829044 оставитель И, Дорухехред М.Моргентал едактор Т, Иванова рректор шк ви Заказ 2476 Тираж ВНИИПИ Государственного комитет 113035, Москва, Производственно-издательский к Подписноепо изобретениям и открытиям при ГКНТ СССР