Генератор ортогональных сигналов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК166549 19) 03 В 5/26 ИСАНИЕ ИЗОБРЕТЕНИ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ВТОРСКОМУ СВИДЕТЕЛЬСТВ(71) Научно-исследовательский, проектно- конструкторский и технологический институт силовой полупроводниковой техники (72) В.С,Дубровин(56) Авторское свидетельство СССР М 1504782, кл. Н 03 В 5/26, 02.12.86, (54) ГЕНЕРАТОР ОРТОГОНАЛЬНЫХ СИГНАЛОВ(57) Изобретение относится к радиотехнике и связи. Цель изобретения - уменьшение нелинейных искажений и повышение стабильности амплитуд ортогональных сигналов. Генератор ортогональных сигналов содержит дифференциальные интегрирующие усилители (ДИУ) 1 и 2, перемножители 3 и 4, сумматор 5, множительно-делительное устройство 8, блок 9 эталонного напряжения и блоки 6 и 7 симметрирования, каждый из которых состоит из усилителя 10, блоков 11 и 12 выборки-хранения, компараторов 13 и 14 и формирователей 15 и 16 импульсов. В данном генераторе ДИУ 1 и 2 замкнуты в кольцо, поэтому корректировка внутрифазовой асимметрии ортогональных сигналов на соответствующих выходах генератора происходит каждую четверть периода, что обеспечивает увеличение быстродействия и точности симметрирования ортогональных сигналов. Цель достигается введением устройства 8 и блока 9, 1 ил.Таким образом, при коэффициенте передачи множительно-делительного устройства 8, равным 1, на его выходе имеется сигнал-эх Огп 1 3 и ОМОв(1) =- -- = Еэв 8 и Йм,Ощ 1 величина которого не зависит от амплитудывходного сигнала и определяется толькозначением Езт,Отсутствие высших гармоник в сигнале5 положительной обратной связи значительно уменьшает коэффициент нелинейных искажений ортогональных сигналов ипозволяет увеличить глубину отрицательной обратной связи с выхода второго пере 10 меножителя 4 на дополнительныйинверсный вход первого дифференциального интегрирующего усилителя 1, котораявносит затухание и снижает зэ счет этоговлияние неидеальности применяемых пер 15 вого 1 и второго 2 дифференциальных интегрирующих усилителей,Для симметрирования ортогонэльныхсигналов используются первый 6 и второй 7блоки симметрирования, которые работают20 следующим образом. На выходах первого ивторого компараторов вырабатываютсяпрямоугольные сигналы при переходе синусоиды через нуль, Первый 15 и второй 16формирователи вырабатывают кроткиеим 25 пульсы по переднему фронту,На выходе первого блока 11 выборкихранения будет напряжение положительной полярности, равное амплитудномузначению сигнала на его сигнальном входе,30 а на выходе второго блока 12 выборки-хранения будет напряжение отрицательной полярности, равное амплитудному значениюна его сигнальном входе, Разность напряжений на выходах первого 11 и второго 1235 блоков выборки-хранения усиливается с помощью усилителя 10.Величина и полярность сигнала коррекции на выходах первого 6 и второго 7 блоковсимметрирования зависит от величины и40 знака внутрифазовой асимметрии сигналовна соответствующих выходах генератораортогональных сигналов. Поскольку первый1 и второй 2 дифференциальные усилителизамкнуты в кольцо, можно считать, что кор 45 ректировка внутрифазовой асимметрии ортогональных сигналов происходит каждуючетвертую часть периода, что обеспечиваетувеличение быстродействия и точности симметрирования ортогональных сигналов.50 Введение множительно-делительногоустройства 8 и блока 9 позволило уменьшить нелинейные искажения и повыситьстабильность амплитуд ортогональных сигналов.55Ф о р мул а из о бр ете н и я Генератор ортогональных сигналов,.содержащий последовательно соединенные сумматор, первый перемножитель, первый дифференциальный интегрирующий усили1665490 Составитель Ю.МаксимовТехред М.Моргентал Корректор В.Гирняк Редактор Г.Гербер Заказ 2398 Тираж 453 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101 тель, второй перемножитель, второй дифференциальный интегрирующий усилитель, выход которого соединен с первым входом сумматора и первый и второй блоки симмет.рирования, каждый из Которых содержит усилитель, о т л и ч а ю щ и й с я тем, что, с целью уменьшения нелинейных искажений и повышения стабильности амплитуд ортогональных сигналов, введены множительноделительное устройство и блок эталонного напряжения, выход которого соединен .с входом первого сомножителя множительноделительного устройства, выход первого дифференциального интегрирующего уси-. лителя соединен с сигнальным входом первого блока симметрирования, с управляющим входом второго блока симметрирования и входом второго сомножителя множительно-делительного устройства, выход которого соединен с вторым входом сумматора, выход второго дифференциального интегрирующего усилителя соединен с управляющим входом первого, блока симметрирования и с сигнальным входом второго блока симметрирования, выходы первого и второго блоков симметрирования соединены с прямыми входами соответственно первого и второго дифференциальных интегрирующих усилителей, каждый иэ блоков симметрирования содержит последовательно соединенные первый компаратор, первый формирователь импульсов и первый блок выборки-хранения и последо вательно соединенные второй компаратор,второй формирователь импульсов и второй блок выборки-хранения, опорные входы первого и второго компараторов соединены с общей шиной, в каждом из блоков симмет рирования выходы первого и второго блоковвыборки-хранения соединены соответственно с первым и вторым входами усилителя, при этом выход первого блока выборки-хранения первого блока симмет рирования соединен с входом делителямножительно-делительного устройства, сигнальные входы первого и второго компараторов в каждом из блоков симметрирования соединены и являются управляющим вхо дом этого блока симметрирования, а сигнальные входы первого и второго блоков выборки-хранения соединены и являются сигнальным входом этого блока симметрирования, выходом каждого из блоков сим метрирования является выход усилителя,выход второго перемножителя соединен с дополнительным инверсным входом первого дифференциального интегрирующе. - го усилителя.