Устройство для формирования сигналов двухкратной фазоразностной модуляции

00 ГОСУДАРСТВЕНЮЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ВТОРСКОМУ СВИДЕТЕЛЬС(71) Московский институт инженеронодорожного транспорта, (56) Лисенков В.М, Теория автомсистем интервального регулироваТранспорт, 1987, с. 122, рис. 8.5.(54) УСТРОЙСТВО ДЛЯ ФОРМИРСИГНАЛОВ ДВУХКРАТНОЙ ФАЗСТНОИ МОДУЛЯЦИИ(57) Изобретение относится к алекЦель изобретения - повышение 2формирования сигналов. Устройство содержит задающий генератор 1, генератор 2 тактовых сигналов, пять блоков 3-7 памяти, два мультиплексора 8, 9 и инвертор 10, Кодовые сигналы в виде последовательности логических единиц и нулей поступают на управляющие входы мультиплексора 8, причем длительность элементарного бита равна периоду тактового сигнала с выхода генератора 2. Кодовые сигналы синхронизированы тактовым сигналом таким образом, что передний фронт сигнала с выхода генератора 2 приходится не середину элементарного бита входного кодового сигнала. Введение блоков 3 - 7 памяти, мультиплексоров 8, 9 и инвертора 10 позволяет повысить точность формирования сигналов за счет точности формирования фазовых соотношений, 1 ил.Изобретение относится к элетросварк 6 и может быть использовано в каналах передачи информации между злектронно-вычислительными машинами,Цель изобретения - повышение точности формирования сигналов путем повышения точности формирования фазовых соотношений,На чертеже изображена структурная электрическая схема предлагаемого устройства.Устройство формирования сигналов двухкрвтной фаэоразностной модуляции содержит задающий генератор 1, генератор 2 тактовых сигналов, первый, второй, третий, четвертый и пятый блоки 3-7 памяти, первый и второй мультиплексоры 8 и 9 и инвертор 10,Устройство работает следующим образом.На управляющие входы поступают кодовые сигналы в виде последовательности логическихедимиц и нулей, причем длительность элементарного бита равна периоду тактового сигнала с выхода генератора 2 тактовых сигналов. Кодовые сигналы синхронизированы тактовым сигналом таким образом, что передний фронт сигмэла с выхода генератора 2 тактовых сигналов приходится на середиму элементарного бита входного кодового сигнала (схема симхрониэации нэ чертеже ме показана и может быть выполнена, например, ма базе двухраэрядного параллельного буферного регистра). Допустимо, что после включения питания на установочный вход был подан сигнал начальной установки и все блоки 3-7 памяти установлены в нулевое состояние, на управляющих входах имеют место уровни логического нуля, тогда на первом выходе первого мультиплексора 8, единичном выходе первого блока 3 памяти и соответственно его на О-входе будет сигнал логического нуля.На втором входе первого мультиплексора 8, соответственно на О-входе второго блока 4 памяти, будет также сигнал логического нуля эа счет подключения выхода второго блока 4 памяти к сигнальному входу первого мультиплексора 8, С приходом переднего фронта тактового сигнала с выхода генератора 2 нэ С-входы блоков 3 и 4 памяти сигналы логического нуля будут переданы на их О-входы. Уровни логического муля с выходов блоков 3 и 4 памяти поступают на управляющие входы второго мультиплексора 9, в результате чего к его первому сигнальному входу будет подключен единичный выход третьего блока 5 памяти. Блоки 5 и 6 памяти включены по схеме5 1 О 15 20 25 30 35 40 45 50 55 счетного триггера и делят входную частоту пополам, поэтому с первого выхода задающего генератора 1 на них подается сигнал, частота которого в два раза выше частоты несущих колебаний, Если считать, что частота на выходе блока 5 памяти имеет нулевую начальную фазу, то на его инверсном выходе имеет место частота с начальной фазой 180 О, на единичном выходе блока 6 памяти частота имеет начальную фазу 90, а на его инверсном выходе начальную фазу +90 О. В результате на выходе второго мультиплексора 9 проходит частота с нулевой начальной фазой и поступает нэ О-вход пятого блока 7 памяти, который тактируется сигналом с второго выхода генератора 1, частота на котором в четыре раза выше несущего колебания, Дополнительная синхронизация сформированного мультиплексором 9 фаэоманипулированного сигнала необходима для исключения логических состязаний в мультиплексоре 9 на процесс формирования смены фазы выходного сигнала, В следующий момент времени, после окончания длительности первых битов информации, сигналы на управляющих входах могут измениться, допустим, что они приняли значения 01. Тогда на О-вход первого блока 3 памяти поступает уровень нуля единичного выхода блока 4 памяти через мультиплексор 8, а на О-вход второго блока 4 памяти поступает уровень логической единицы с инверсного выхода блока 3 памяти через мультиплексор 8. С приходом переднего фронта тактового сигнала с выхода генератора 2 на выходах блоков 3 и 4 памяти установятся значения 01, в результате чего мультиплексор 9 переключается на передачу сигнала с инверсного выхода четвертого блока 6 памяти на свой выход. Так как начальная фаза колебания на инверсном выходе блока 6 памяти опережает на+90 сигнал на единичном выходе блока 5 памяти, то соответственно и фаза фазоманипулированного колебания изменится на+90 относительно предыдущей информационной посылки. Пятый блок 7 памяти за счет синхронизации изменяет только абсолютную фазу всего фазоманипулированного сигнала и не влияет ма относительный сдвиг фаз.Следующая комбинация информационных сигналов на управляющих входах, допустим, приняла значения 10. Тогда на О-входах блоков 3 и 4 памяти будет подготовлена комбинация 00, которая будет передана по фронту тактового сигнала с генератора 2 на выходы блоков 3 и 4 памяти и соответственно на управляющие входы мультиплексора 9, что приведет к подключению единичного выхода блока 5 памяти к1658414 дом второго мультиплексора, выход которого соединен с О-входом пятого блока памяти, выход генератора тактовых сигналов соединен с С-входом первого блока памяти и с С-входом второго блока памяти,30 инверсный выход которого подключен к третьему и восьмому сигнальным входам первого мультиплексора, первый и второй управляющие входы которого являются пер вым и вторым управляющими входами устройства, установочным входом которого является й-вход пятого блоке памяти, выход которого является выходом устройства. 35 Составитель О,Геллер Редактор В.Бугренковэ Техред М.Моргентал Корректор О.КравцоваЗаказ 1723 Тираж 399 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 входу мультиплексора 9, произойдет сдвиг фазы относительно предыдущей посылки на - 90 О. При появлении на управляющих входах комбинации 11 по переднему фронту тактового сигнала на управляющих входах мультиплексора 9 установится комбинация 01 и к входу мультиплексора 9 подключается инверсный выход блока 5 памяти, произойдет сдвиг фазы на 180 О. Таким образом фаза несущего колебания меняется в соответствии со следующим правилом.Первый Второй Ьр управляющий управляющийвход вход0 0 0 0 1 +90 1 1 180 1 0 -90 270 что соответствует оптимальному манипуляционному кодированию в коде Грея Формула изобретения Устройство для формирования сигналов двухкратной фазорээностной модуляции, содержащее задающий генератор, первый выход которого соединен с входом генератора тактовых сигналов, и первый и второй блокипамяти,отличающееся тем,что, с целью повышения точности формирования сигналов, введены два мультиплексора, третий, четвертый и пятый блоки памяти и имвертор, выход которого соединен с С-входом четвертого блока памяти, й-вход которого подключен к й-входу первого блока памяти, к й-входу второго блока памяти, к й-входу третьего блока памяти и к й-входу пятого блока памяти, С-вход которого подключен к второму выходу задающего гене 5 10 15 20 25 ратора. первый выход которого соединен с входом инвертора и с С-входом третьего блока памяти, О-вход которого соединен с четвертым сигнальным входом второго мультиплексора и с инверсным выходом третьего блока памяти, единичный выход которого соединен с первым сигнальным входом второго мультиплексора, второй сигнальный вход которого подключен к инверсному входу и к О-входу четвертого блока памяти, единичный выход которого соединен с третьим сигнальным входом второго мультиплексора, первый управляющий вход которого подключен к единичному выходу первого блока памяти и к первому и седьмому сигнальным входам первого мультиплексорэ, первый выход которого соедимен с О-входом первого блока памяти, инверсный выход которого соединен с четвертым и шестым сигнальными входами первого мультиплексора, второй выход которого соединен с О-входом второго блока памяти, единичный выход которого соединен с вторым и пятым сигнальными входами первого мультиплексора и. с вторым управляющим вхо