Компаратор фазового сдвига

)5 6 ИСАНИЕ ИЗОБРЕТЕНИ А и И.,ШоДВИГА нике элек- аппаратуременного ер по обо порядка,ЬЭ СО.1 ГОСУДАРСТВЕН.ЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство ССФ 900214, кл, 0 01 К 25/00, 198(54 КОМПАРАТОР ФАЗОВОГО (57) Изобретение относится к те трических измерений, а именно ре для аттестации (путем одно компарирования) образцовых разцовым мерам более высоко Цель изобретения - расширение диапазона частот при уменьшении массогабаритных параметров - достигается применением в компараторе двух частотных дискриминаторов 11 и четырех коммутаторов 12 частоты, каждый из которых содержит делитель 13 частоты, мультиплексор 14 и триггер 15. Компаратор имеет два идентичных канала 1, каждый из которых содержит два усилителя 2, преобразователь 3 фаза - код, времязадающий блок 4, блок 5 кодирования, формирователь 6 кодов, вычислитель 7. Кроме того, в состав компэратора входят блок 8 сравнения кодов, блок 9 управления и генератор 10 импульсов, 1 ил.Р(1 р) М (1 р) -1 изм.о Изобретение относитс к ехнике электрических измерений, в частности к аппаратуре для аттестации (путем одновременного компарирования) образцовых мер по образцовым мерам более высокого ранга,Цель изобретения - расширение диапазона частот при умень.пении массогабаритных параметров компаратора.На чертеже изображена структурная схема компаратора,Компаратор содержит два идентичных канала 1, каждый из которых включает в себя два усилителя 2. преобразователь 3 фаза - код, времязадающий блок 4, блок 5 кодирования, формирователь б кодов и вычислитель 7, блок 8 сравнения кодов, блок 9 управления и генератор 10 импульсов.Кроме того, в каждый канал 1 компаратора введены дискриминатор 11 (частотный) и два коммутатора 12 частоты, каждый из которых состоит из делителя 13 частоты, мультиплексора 14 и триггера 15.Первый и второй входы каждого канала через последовательно соединенные усилитель 12 и коммутатор 12 подключены к входам преобразователя 3, выход которого подключен к первому входу блока 5, выход которого через формирователь б подключен к первому входу вычислителя 7, выход которого является выходом канала 1.В каждом канале 1 выход второго усилителя 2 подключен к входу дискриминатора, прямой выход которого подключен к первым управляющим входам коммутаторов 12, вторые управляющие входы которых и третий вход вычислителя 7 подключены к инверсному выходу дискриминатора 11, первый выход времязадающего блока 4 подключен к второму входу блока 5, второй выход - к второму выходу вычислителя 7, а вход - к одному иэ выходов генератора 10.Выход блока 9 подключен к управляющему входу блока 8 сравнения кодов, информационные входы которого подключены к выходам каналов 1.Вход коммутатора 12 подключен к первому входу мультиплексора 14 непосредственно и к второму входу мультиплексора 14 через делитель 13, ервый и второй управляющие входы мультиплексора 14 являются соответственно первым и вторым управляющими входами коммутатора 12, выход которого через триггер 15 подключен к выходу мультиплексора 14,Компаратор фазового сдвига работает следующим образом,От меры фазового сдвига, например от калибратора фазы 1-го разряда, два напряжения 01 и Ог с углом фазового сдвига1 5 10 15 20 25 30 35 40 45 50 55(УФС) между ними, равным р 1, подаются на усилители 2 первого канала 1 компаратора фазы, На второй канал поступают напряжения О 1 и О 2 с УФС, равным рг,Усилители 2 являются широкополосными, они формируют на своих выходах сигналы прямоугольной формы. Каналы компаратора выполнены по структуре цифрового измерения УФС с времяимпульсным преобразованием и усреднением за время, кратное целому числу периодов сигнала и отличающееся от некоторого базового значения 1 изм.о не более чем на период сигнала Т. В области верхних частот, где частота вход 1ных сигналов Р о-- , время изме 1 изм.орения остается практически неизменным при изменении частоты Р, а на частотах1Г-- устройство автоматически1 изм опереключается на измерение эа один период сигнала. В преобразователе 3 формируются фазовые интервалы, соответствующие измеренному УФС, которые по команде времязадающего блока 4 в блоке 5 кодирования заполняются импульсами час 1тоты 1 о =от генератора 10. Обраэующи 1 оеся пачки счетных импульсов в течение времени измерения регистрируются форми. рователями 6, выходной код которыхк где 1 р - значение фазового интервала в 1-м периоде;Р - число фазовых интервалов, формируемых за период сигнала;К - число усредненных периодов сигнала за время измерения.Время измерения, кратное целому числу периодов сигнала, задается времязадающим блоком 4 и определяется как1 изм = 1 изм.о/Т 1Т 1 + Т 2, (2) ГдЕ тизм.о/Т 1 - цЕЛая ЧаСтЬ ОтНОШЕНИя баэО- вого времени 1 изм.о, одинакового для обоих каналов, к периоду сигнала первого и второ 1 1го каналов Т 1 = - и Т 2 = - (Г 1 и Ег -Р гчастоты сигналов в каналах).Во времязадающих блоках 4 производится синхронизация моментов начала и конца измерения с входным сигналом и формируются цифровые коды ЙЩ, равные суммарному коду периодов сигнала за время измерения. Эти коды совместно с кодами подаются на вычислитель 7, который вычисляет измеренное значение УФС в каждом1628007 существенном уменьшении массогабаритных характеристик.Компаратор целесообразно применять для аттестации высококлассных мер фазового сдвига по эталону,канале по алгоритму ф иэм 1,2 = 360й ( ър) с,2 ) / М Т)1,2, (3) Составитель А. ОрловТехред М,Моргентал Корректор А. Осауленко Редактор А. Огар Заказ 339 Тираж 409 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Рвушская наб., 4/5 Производственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 101 В блоке 8 сравнения кодов определяет ся разность УФС каналовЛфиэм =деизм 1 деизм 2 (4) Блок 9 управления производит запуск прибора и формирует сигналы, управляющие работой вычислителя 7, 10До частоты 2 МГц дискриминатор 11 выключен, с его инверсного выхода снимается высокий потенциал и он поддерживается на вторых управляющих входах мультиплексора 14; которые пропускают пря моугольные сигналы с выходов усилителей 2 прямо на выход мультиплексоров 14, затем на триггеры 15 и далее на преобразователи 3 фаза - код. При частоте на входе 2 МГц и выше частотный дискриминатор 20 автоматически переключается и с его прямого выхода сигнал поступает на первые управляющие входы мультиплексоров 14, что приводит к появлению на выходе мультиплексоров 14 прямоугольного сигнала 25 после делителя 13 с частотой, поделенной на требуемое число раз, например на 10, т.е. 200 кГц, что является наиболее оптимальной частотой для достижения наиболее высокой точности измерений каналов 30 компаратора. При этом УФ С на вычислителе 7 в 10 раз меньше. Поэтому дискриминатор 11 со своего инверсного выхода дает команду на вход вычислителя 7 увеличить математический результат в 10 раз. 35Таким образом, в компараторе расширяется диапазон частот до 20 - 25 МГц при Формула изобретен Ия Компаратор фазового сдвига, содержащий генератор импульсов, блок управления, выход которого подключен к управляющему входу блока сравнения кодов, и два идентичных канала, каждый иэ которых содержит два усилителя, входы которых являются входами канала, преобразователь фаза-код, выход которого подключен к первому входу блока кодирования, выход которого через формирователь кодов подключен к первому входу вычислителя, выход которого является выходом канала, времязадающий блок, первый выход которого подключен к второму входу блока кодирования, второй выход - к второму входу вычислителя, а вход - к выходу генератора импульсов. о тл и ча ю щи йс я тем, что, с целью расширения рабочего диапазона частот, в каждый канал компаратора дополнительно введены два коммутатора частоты и частотный дискриминатор, причем выхо,.;ы усилителей через делители частоты подключены к входам преобразователя фаза - код, а выход второго усилителя подключен к входу частотного дискриминатора, прямой выход которого подключен к первым управляющим вхоам делителей частоты, вторые управляющие входы которых и третий вход вычислителя подключены к инверсному выходу фазового дискриминатора.