Адаптивное устройство дуплексной передачи цифровой информации

СОЮЗ СОВЕТСНИК ОЦИА ЛИСТ ИЧЕСНИ СПУБЛИК(51)5 Н 04 Ь 5 ЕЛЬСТВ тельности фор1-17 становленные поме, передаются вУстр-во по п.2 фнением передатчиил. аправлении ы отличает в 1 и 2 1 я вып ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИПРИ ГКНТ СССР ОПИОАЙЙЕ А ВТОРСНОМУ СВИ(71) Новосибирский электротехническийинститут связи им. Н.Д.Псурцева(56) Авторское свидетельство СССРР 1195463, кл. Н 04 Ь 5/14, 1984.(54) АДАПТИВНОЕ УСТРОЙСТВО ДУПЛЕКСНОЙ ПЕРЕДАЧИ ЦИФРОВОЙ ИНФОРМАЦИИ(57) Изобретение относится к электросвязи. Цель изобретения - повьпдениепомехоустойчивости. Устр-во содержитпередатчики 1 и 2, состоящие каждыйиз сумматора 21 по модулю два, блока22 согласования и триггера 23, компенсаторы 3 и 4, состоящие каждый изуправляемого инвертора 18, линии 19задержки и вычитателя 20, схему 7 фа 15981 2 А 2 2зовой автоподстройки частоты, формирователи 8 и 9 импульсов, эл-т 10 запрета, сумматоры 11 и 16 по модулю два, триггеры 12 - 15 и г -р 17. Дан" ное выполнение устр-ва обеспечивает восстановление сигналов, поступающих с двух направлений, их усиление, формирование их по длительности и далее их передачу. Таким образом, в одной полосе частот регенерированы два сигнала, поступающие с разных направлений, Регенерированные сигналы далее передаются по линии: принимаемые сигналы 11 направления далее передаются.3,в направлении -1-111, аналогично принимаемые сигналы 1 направления, восИзобретение относится к электросвязи и является усовершенствованиемустройства по авт. св. Р 1195463.Целью изобретения является повы 5шение помехоустойчивости принимаемыхсигналов,На чертеже представлена структурная схема адаптивного устройства дуплексной передачи цифровой информации, 10Адаптивное устройство дуплекснойпередачи цифровой инФормации содержит первый 1 и второй 2 передатчики,первый 3 и второй 4 компенсаторы,первый 5 и второй 6 приемники, схему 157 фазовой автоподстройки частоты(ФАПЧ), первый 8 и второй 9 формирователи импульсов, элемент 10 запрета.сумматор 11 по модулю два, триггер12, первый 13, второй 14 и третий 15дополнительные триггеры, дополнительный сумматор 16 по модулю два и генератор 17,Первый 3 и второй 4 компенсаторвыполнены идентично и содержат управляемый инвертор.18, линию 19 задержкии вычитатель 20,Первый 1 и второй 2 передатчикивыполнены идентично и содержат сумматор 21 и по модулю два, блок 22 согласования и триггер 23.Адаптивное устройство дуплекснойпередачи цифровой информации работаетследующим образом.Сразу же после включения устройст 35ва все блоки обнуляются (триггеры 12,13, 23, 14 и 15). Обнуление данныхблоков производится кратковременнойподачей имупльса обнуления на установочный К-вход. После этого устройство готово к работе и регенерациисигналов, поступающих с направлений1 и 11. Задача предлагаемого устройства (регенератора) - восстановитьсигналый поступаюцие с двух направ 45лений, усилить их, сформировать ихпо длительности и далее передать.Пусть с направления 1 поступаетсигнал и регенерированный сигнал направлени,". 11 поступает с выхода пер 50вого передатчика 1 далее в направлении 1-111. Одновременно на входе первого компенсатора 3 наблюдаем суммарный сигнал . Регенерированный сигналпо амплитуде много больше принимае 55мого сигнала. Задача компенсатора -скомпенсировать сигнал и пропуститьпринимаемые сигналы. Дпя этих целейсуммарный сигнал на входе первого компенсатора 3 задерживаем в линии 19 задержки. Регенерированному сигналу направления 11 соответствует сигнал на входе первого передатчика 1Данный сигнал является управляющим дпя управляемого инвертора 18, приэтом при сигнале на входе первогопередатчика 1, равном логической единице, вся информация, проходящая через управляемый инвертор 18, инвертируется, а при сигнале управления,равном логическому нулю, инверсиинет, В вычитателе 20 производитсявычитание сигналов, причем из сигналас выхода управляемого инвертора 18вычитается сигнал с выхода линии 19задержки. Разностный сигнал подаетсядалее в первый приемник 5, где егоусиливают, Фильтруют и выносят решения. При этом первый приемник 5 имеет нулевой порог срабатывания. Если сигнал с выхода первого компенсатора 3 больше нуля, то на выходе первого приемника 5 - логическая единица.Если на выходе первого компенсатора 3 сигнал равен нулю, то на выходе первого приемника 5 - логический нуль,Одновременно сигнал с выходе первого приемника 5 поступает на вход второго Формирователя 9, в котором выделяются положительные и отрицательные фронты импульсной последовательности. Кроме этого, первый формирователь 8 Формирует импульсную последовательность, соответствующую середине посылок сигнала на входе первого 1 передатчика, В элементе 10 производится запрещение прохождения импульсов, Оставшиеся импульсы характеризуют границы принимаемого сигнала, поступающего с направления 1.Далее схема 7 ФАПЧ усредняет импульсы с выхода элемента 10 и выдает на свой выход две последовательности. Данные последовательности отличаются тем, что частота их отличается ровно в два раза. Триггер 12 тактируегся высокой частотой, подаваемой с первого выхода схемы 7 ФАПЧ. И результате в триггере 12 записы" вается сигнал с выхода сумматора 11. В триггере 12, по существу, устраняются, врезки, появляющиеся из-за неидеальности работы узлов схемы, Далее сигнал с выхода триггера 12 переписывевт в первый допалвительиьй триггер13 импульсной последовательностью с второго выхода схемы 7 ФАПЧ.Во втором передатчике 2 производится преобразование сигнала в относительный сигнал, которое описывается выражениемгде а6 И, 1- двоичный сигнал навыходе второго передатчика 2;/ /а. и а- преобразованные позакону относительности символы на-м и (-1)-мтактовых интервалах.Форма сигналов на выходе второго передатчика 2 полностью соответствует форме сигналов, поступающих с направления 1, только оказывается задержанной на один тактовый интервал.Одновременно с направления 11 приема поступает принимаемый сигнал, который по амплитуде много меньше, чем регенерированный сигнал, поступающий в линию связи в направлении (11-1 Ч). На входе второго компеноатора 4 наблюдаем суммарный сигнал.Суммарный сигнал направления 11 задерживается в линии 19 задержки и одновременно подается на вход управ- ляемого инвертора 18. Управляющим сигналом для управляемого инвертора 18 является передаваемый сигнал, который наблюдаем на входе второго передатчика 2 сигналов. Принцип работы управляемых инверторов 18 идентичен: инверсия входного сигнала при управляющем сигнале, равном логической единице, и неинверсия входного сигнала при управляющем сигнале, равном логическому нулю.Сигнал на выходе вычитателя 20 далее поступает во второй приемник 6. Второй приемник 6 аналогично первому выдает логическую единицу при входном сигнале, отличном от нуля, и выдает на свой выход логический нуль при входном сигнале, равном нулю.Выходной сигнал сумматора 16 по модулю два переписывается во второй дополнительный триггер 14 тактовой последовательностью с выхода схемы 7 ФАПЧ, Данный сигнал далее переписывается в третий дополнительный триггер 15 тактовой последовательностью с дополнительного выхода схемы 7 ФАПЧ. Сигнал с выхода третьего дополнительного триггера 15 далее поступает на10 15 20 25 35 40 45 50 55 первый передатчик 1, где с помощьюсумматора 21 и триггера 23 входнойсигнал перекодируется по закону относительности в соответствии с выражением (1).Гсли на входе блока 22 логическийнуль, на его выходе -11, а при входном сигнале, равном логической единице, выходное напряжение +Б.Таким образом, в одной полосе частот регенерированы два сигнала, поступающие с разных направлений,Регенерированные сигналы далее передаются по линии: принимаемые сигналынаправления 11 далее передаются внаправлении 1-111. Аналогично прини"маемые сигналы направления 1, восстановленные по длительности и форме,передаются в направлении 11-1 Ч.Формул а и з о б р е т е н и я1, Адаптивное устройство дуплекс"ной передачи цифровой информации поавт. св, Р 1195463, о т л и ч а ю -щ е е с я тем, что, с целъю повышения помехоустойчивости дополнительно3введены последовательно соединенныепервый дополнительный триггер, вт орой передатчик, второй компенсатор,второй приемник, дополнительный сумматор по модулю два, второй и третий дополнительные триггеры, приэтом выход и дополнительный выходсхемы фазовой автоподстройки частоты, подключены соответственно к тактовому входу второго дополнительноготриггера и к объединенным тактовымвходам первого и третьего дополнительных триггеров и второго передатчика, выход первого триггера подключен к объединенным управляющим входам второго передатчика, второго компенсатора и дополнительного сумматорапо модулю два, выход триггера подключен к управляющему входу первого дополнительного триггера,2. Устройство по п.1, о т л и ч аю щ е е с я тем, что первый и второйпередатчики выполнены идентично и,содержат последовательно соединенныетриггер, сумматор по модулю два иблок согласования, выход которого является выходом передатчика, выходсумматора по модулю два подключен куправляющему входу триггера, тактовый вход которого является тактовымвходом передатчика, управляющий входкоторого является одноименным входомсумматора по модулю два.