Аналоговое запоминающее устройство

(5( Н ЗО ТЕНИ ОСУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИРИ ГКНТ СССР К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(54) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО(57) Изобретение относится к аналого-цифровой измерительной технике и может быть использовано в контрольно-измерительных системах. Цель изобретения - повышение точности устройства. Поставленная цель достигается введением в устройство дополнительно третьего и четвертого вычитателей 3, 4, третьего и четвертого ключевых , элементов 7, 8, первого и второго дифференциаторов 11, 12, элемента НЕ 13, образующих цепи обратной связи, препятствующих изменению сигнала на выходе интеграторов 9, 10, за счет токов утечки в режиме хранения и восстанавливающие до первоначального уровня сигналы на выходе интеграторов 9, 10, 1 ил.Изобретение относится к аналого-цифровой измерительной технике и может быть использовано в контрольно-измерительных системах.Цель изобретения - повышение точности устройства.На чертеже представлено аналоговое запоминающее устройство;Устройство содержит первый, второй, третий и четвертый вычитатели 1 - 4, первый, второй, третий и четвертый ключевые элементы 5-8, первый и второй интеграторы 9 и 10, первый и второй дифференциаторы.11, 12, элемент НЕ 13, сумматор 14, информационные вход 15 и выход 16 устройства, вход 17 задания режима устройства,Устройство работает следующим образом.В режиме слежения под действием управляющего сигнала с входа 17 элементы 5 и 6 замкнуты, а элементы 7 и 8 разомкнуты. Входнрй сигнал Х(с) с входа 15 поступает на суммирующий вход вычитателя 1, навычитающий вход которого и на первыйвход сумматора 14 поступает сигнал Х 9(т) свыхода интегратора 9, На выходе вычитателя 1 формируется сигнал е (т) рассогласова. ния.е(т) = Х(т) - Х 9 (т),Сигнал е (т) через элемент 5 и вычитатель 3 поступает на вход интегратора 9 инепосредственно на суммирующий вход вычитателя 2, на вычитающий вход которого ина второй вход сумматора 14 поступает сигнал Х 1 ф) с выхода интегратора 10. На выходе вычитателя 2 формируется сигнал урассогласования:у (т)=е (1)-Х 1 ф)Сигнал у (т) через элемент 6 и вычитатель 4 поступает на вход интегратора 10.Сигналы Хф) и Х 1 суммируютсэ в сумматоре 14, образуя выходной сигнал У(1) устройства, который поступает на выход 16;у(1) = Х 9 (т) + Хю (т) = Х(т) - у(т),т.е. отслеживание входного сигнала осуществляется с погрешностью у(т),В устройстве слежения за входным сигналом осуществляется с помощью двухзамкнутых контуров - первого из вычитателей 1 и 3 интегратора 9 и второго из вычитателей 2 и 4 интегратора 10. Динамическаяошибка слежения е (1) первого контура отслеживается вторым контуром и с помощьюсумматора 14 осуществляется ее компенсация, Рассогласование у (т) значительноменьше, чем е (1), поэтому слежение завходным сигналом Х(1) осуществляется с высокой точностью, 5 10 35 40 45 50 55 20 25 30 В режиме хранения под действием управляющего сигнала с входа 17 элементы 5 и 6 размыкаются, отключая выходьг вычитателей 1 и 2 от суммирующих входов вычитателей 3 и 4, а элементы 7 и 8 замыкаются, подключая выходы дифференциаторов 11 и 12 к вычитающим входам этих вычитателей. Выходной сигнал т(т) "замораживается" на уровне, соответствующем моменту поступления управляющего сигнала на замыкание элементов 7 и 8 и размыкание элементов 5и 6.Дифференциатор 11, элемент 7 и вычитатель 3 в режиме хранения образуют цепь отрицательной обратной связи, препятствующей изменению сигнала на выходе интегратора 9 за счет токов утечки в режиме хранения. Дифференциатор 11 формирует сигнал, полярность и уровень которого соответствуют направлению и скорости изменения напряжения на выходе интегратора 9, Этот сигнал поступает через элемент 7 на вычитающий вход вычитателя 3, в результате на выходе вычитателя 3 и на входе интегратора 9 образуется компенсирующий сигнал, под действием которого сигнал на выходе интегратора 9 восстанавливается до первоначального уровня.Аналогично дифференциатор 12, элемент 8 и вычитатель 4 обеспечивают в режиме хранения постоянство сигнала на выходе интегратора 10. Формула изобретенияАналоговое запоминающее устройство, содержащее первый и второй вычитатели, первый и второй ключевые элементы, сумматор, первый и второй интеграторы, выходы которых подключены соответственно к первому и второму входам сумматора, выход которого является информационным выходом устройства, вход первого вычитателя является информационным входом устройства, выход первого вычитателя подключен к информационному входу первого ключевого элемента и суммирующему входу второго вычитателя, выход которого подключен к информационному входу второго ключевого элемента, управляющий вход которого подключен к управляющему входу первого ключевого элемента, о т л ич а ю щ е е с я тем, что, с целью повышения точности устройства, в него введены первый и второй дифференциаторы, третий и четвертый вычитатепи, третий и четвертый ключевые элементы, элемент НЕ, вход которого подключен к управляющему входу первого ключевого элемента и является входом задания режима устройства, а выход элемента НЕ1587596 Составитель А.ЕршоваТехред М.Моргентал Корректор Н. Король Редактор Е.Папп Заказ 2425 Тираж 485 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 является управляющим входом третьего и четвертого ключевых элементов, вход первого дифференциатора подключен к выходу первого интегратора и вычитающему входу первого вычитателя, вход второго дифференциатора подключен к выходу второго интегратора и вычитающему входу второго вычитателя, выходы первого и второго дифференциаторов подключены соотвественно к информационным входам третьего и четвертого ключевых элементов, информационные выходы которых подключены соответственно к вычитающим входам третьего и четвертого вычитателей, суммирующие 5 входы которых подключены соответственнок информационным выходам первого и второго ключевых элементов, входы первого и второго интеграторов подключены соответственно к выходам третьего и четвертого 10 вычитателей.