Множительное устройство

(19) (И 6 С 7/16 51) йй Раей% рУ 1 лй й йй БРЕТЕНИЯ ВТОРСКОМУ СВИДЕТЕЛЬСТВУ 4458973/212.07,8823.08.90.Харьковск Бюл.31ий политех ес и т им, В.И А.С.Давыд милянский 681,335(0 Ленина в, ВУ,Ки и М.Г.Сос 8. 8) тво ССС1981о СССР6, 1982(54) МНОЖИТЕЛЬНОЕ УСТРОЙСТВО (57) Изобретение относится к электрическим вычислительным устройствам с широтно-импульсным преобразованием сигналов и может быть использован в аналоговых вычислительных машинах.. ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ П(НТ СССР(56)886 Авторское свидетель 009, кл, С 06 С 7/1 торское свидетельст 6437, кл. С 06 С 7/ 2Целью из обре те ния является повышениеточности. Множительное устройство содержит источники первого и второго сигналов - сомножителей 1, 2, суммирующий интегратор 3, Формирователь 4 уровня ограничения, компаратор однополярных сигналов 5, компаратор разнополярных сигналов 6, блок коммутации знака 7, источник опорного сигнала 8, генератор опорной частоты 9, блок распределения счетных импульсов 1 О, реверсивный счетчик импульсов 11, блок индикации 12, цифроаналоговый преобразователь 13. Работа множительного устройства основана на Формировании кода разности временных интервалов, вырабатываемых компараторами 5 и 6 в момент уравновешивания сигналом обратной связи.45 Изобретение относится к электрическим вычислительным устройствамс широтно-импульсным преобразованием сигналов и может быть использованов аналоговых вычислительных машинах.Цель изобретения в повышен точности,На фиг.1 изображена функциональная схема множительного устройства;на фиг,2 " временные диаграммы сигналов.Устройство содержит источникии 2 первого и второго сигналов-сомножителей, суммирующий интегратор 3.формирователь 4 уровня ограничения,компаратор 5 однополярных сигналов,компаратор 6 разнополярных сигналов,блок 7 коммутации знака, источник .8.,опорного сигнала, генератор 9 опорной частоты, блок 10 распределениясчетных импульсов, реверсивный счетчик 11 импульсов, блок 12 индикации,цифроаналоговый преобразователь 13,первый операционный усилитель 14, накопительный конденсатор 15, первыйи второй масштабные резисторы 16 и17, шину 18 нулевого потенциала,второй операционный усилитель 19, третий и четвертый масштабные резисторы20 и 21, третий операционный усилитель 22, пятый, шестой,и седьмоймасштабные резисторы 23-25,На фиг,2 изображены: а - сигнална выходе источника опорного сигнала 8; б - сигнал на выходе суммиру 35юп 1 его интегратора 3; в - сигнал навыходе компаратора однополярньм сигналов 5;г -сигнал на выходе компаратора разнополярных сигналов 6;д,е - сигналы на первом и втором выходах блока распределения счетныхимпульсов.Множительное устройство работаетследующим образом.На выходе суммирующего интегратора 3 периодически формируется сумма и разность первого сигнала-сомножителя и опорного напряжения (фиг.2 а).В результате на выходе .суммирующегоинтегратора 3 Формируется развертывающее напряжение (фиг.2 б), уровниограничения которого +Ц определяются элементом 4 с двумя уровнямиограничения, Изменение напряженияна выходе суммирующего интегратора3 прекращается при достижении уровней ограничения. Изменение направления интегрирования происходит в(2) К=Р(АВС+АВС),где. А,В,С,Р - состояние логической ."1" на выходахкомпараторов 5 и 6,источника 8 опорного напряжения, гератора 9;А,В,С - состояние логическоиго 0 на выходах компараторов 5 и 6, источника 8 опорного напряжения,Разностьчисла импульсов сигналаопорной частоты в чередующихся "пачках", сформированных в блоке 10 распределения счетных импульсов(фиг, д,е), накапливается в реверсивном счетчике 11 импульсов.Накопление указанной разности вреверсивном счетчике 11 импульсовпроизводится непрерывно, т,е. производится ее интегрирование.В установившемся режиме приращение кода прекратится, когда произведение сигналов-сомножителей уравновесится произведением сигнала обратной связи с опорного сигнала:Н=ху(3)Поп Пф где х,у - напряжение первого и второго сигналов-сомножителей;и - число разрядов цифроаналогового преобразователя 13;П- опорное напряжение цифроаналогового преобразователя 13. момент времени, определяемый источником 8 опорного сигнала (фб,фиг,2 а), с постоянным периодом Т.Вторым сигналом-сомножителем и сигналом обратной связи определяются моменты переключения компараторов 5 и 6 и соответствующие им пороговые уровни П, П, П э, Пна1 ффиг.2 б.Разность временньм интервалов (фиг,2 в,г) с выходов компараторов 5 и 6 заполняются опорной частотой генератора 9 в блоке 10 распределения счетных импульсов, реализующем следующие логические функции;О 15 и, л 1 пй 0 ю 5 г.2 Составитель О.ОтрадРедактор С.Патрушева Техред А.Кравчук ректор С.Черни Тираж 562 Подписное Зак ВНИИ осударств 1ного комитета по изобретениям и открытиям при ГКНТ ССС035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,5 15875Из выражения (3) следует, что код счетчика 11 пропорционален произведению сигналов-сомножителей,Формула из обретенияМножительное устройство, содержащее суммирующий интегратор, подключенный первым входом к выходу источника первого сигнала-сомножителя, выходом соединен с первым входом компаратора однополярных сигналов и с первым, входом компаратора разнополярных сигналов, генератор опорной частоты, реверсивный счетчик импульсов, выход которого подключен к входам блока индикации и цифроаналогового преобразователя, блок коммутации знака, источник второго сигнала-сомножителя, о т л и - ч а ю щ е е с я тем, что, с целью повышения точности, в него введены блок распределения счетных импульсов и источник опорного сигнала,причем суммирующий интегратор выполнен с двумя уровнями ограничения, выход генератора опорной частоты соединен 4 Ь 6с первым входом блока распределения счетных импульсов, к второму входу которого подключен выход компарато" ра однополярных сигналов, выход источника опорного сигнала соединен с вторым входом суммирующего ийтегратора, с третьим входом блока распределения счетных импульсов и с управляющим входом блока коммутации знакасигнала, выход компаратора разнополярных сигналов подключен к четвертому входу блока распределения счетных импульсов, первый и второй выходы которого соединены соответственно с суммирующим и вычитающим входами реверсивного счетчика импульсов, выход,. цифроаналогового преобразователя подключен к входу блока коммутации знака сигнала, выход которого соединен с вторыми входами компаратора одно- полярных сигналов и компаратора разнополярных сигналов, выход источника второго сигнала-сомножителя подключен к третьим входам компаратора однополярных.сигналов и компаратора разнополярных сигналов.