Устройство приоритета

(59 4 С 06 Р 9 4 ГОСУДАРСТВЕННЫЙО ИЗОБРЕТЕНИЯМПРИ ГКНТ СССР КОМИТЕТ ОТКРЫТИЯ ЕТЕНИЯ ЛЬСТ Рыбкин о СССР1982 ССР19 к вычисл етения -троиОПИСАНИЕ И Н АВТОРСКОМУ СВИДЕ(57) Изобретение относитсятельной технике. Цель изобррасширение области прнмене ства за счет возможности работы какв режиме относительного приоритета,так и абсолютного приоритета и циклического обслуживания запросов. Устройство содержит два регистра 1,9,группу 5 элементов И, генератор 14импульсов, элемент И 15, элемент КПИ17, блок 13 памяти. Устройство можетработать в разных системах приоритета, позволяет динамически переходитьиз очной системы в другую по ходу задания режима, произвольно изменятьочередность обслуживания запросов безизменения структуры устройств, 1 ил,Изобретение относится к нычислительной технике, в частности к устройствам управления обменом информации устройством приоритетного обслуживания,и может быть использовано при разработке вычислительных устройств.Целью изобретения является расширение области применения устройства за счет возможности работы как в режиме относительного, так и абсолютно го приоритетом и циклического обслужинания запросов. 15 На чертеже приведена структурнаясхема устройства приоритета,Устройство содержит регистр 1,триггеры 2-4 регистра 1, группу элементов И 5, элементы И 6-8 группы 5,регистр 9, триггеры 10- 12 регистра 9,блок 13 памяти, генератор 14 импульсон, элемент И 15, триггер 16, элемент ИЛИ 17, элемент И 18, запросныевходы 19-21 устройства, вход 22 начальной установки устройства, вход23 конца обслуживания устройства, выходы 24-26 устройства, входы 27 и28 режима устройства.Устройство может работать в дисциплине обслуживания с относительнымиприоритетами, абсолютными приоритетами, а также в режиме циклической обработки запросов,Рассмотрим работу устройства в ре-35жиме обслуживания запросов с абсолютным приоритетом.После прихода на вход 22 устройства импульса начальной установки он попадает на регистры 1 и 9, а также через элемент ИЛИ 17 на триггер 16, после чего регистры 1 и 9 и триггер 16обнуляются, и устройство готово к рботе.Лопустим, что наивысший приоритет 45имеет вход триггера 2, самый низкийвход триггера 4, При поступлении запросов по входам 19-21 они запоминаются в регистре 1, т,е. триггеры 2-4этого регистра переходят в единичноесостояние, Очередным тактовым импульсом от генератора 14 запросы, поступившие н регистр 1, переписываютсячерез группу 5 элементов И в регистр9. По этому коду, находящемуся в регистре 9, и коду, определяющему режимабсолютного приоритета на входах 2728, из блока 13 памяти выбираетсяячейка, содержащая единицу в том разряде, который соответствует запро у с наиболее высоким приоритетом из данной комбинации запросов, после чего на соответствующем выходе устройства появляется потенциал высокого уровняНапример, если поступил запрос по входу 20, то в блоке 13 памяти выбирается ячейка, содержащая единицу во нтором разряде, и на выходе 25 устройства поянится потенциал единичного уровня. Триггер 16 всегда находится в нулевом состоянии, так как на его информационный вход с первого управляющего выхода блока 13 памяти поступает сигнал единичного уровня, и каждый тактовый импульс с генератора 14, поступающий на синхронизирующий вход триггера 16, подтверждает его нулевое соСточние, в которое переведен после начальной устано,и. Таким образом, каждый импульс с генератора 14 проходит через элемент И 15 на группу 5 элементов И, так как на третий вход элемента И 15 поступает сигнал единичного уровня с второго управляющего выхода блока 13 памяти. Тем самым каждый тактовый импульс с генератора 14 переписывает вновь поступившие запросы из регистра 1 в регистр 9. Допу:те что после начала обработки запроса, поступившего по входу 20, приходит запрос по входу 19, тогда с приходом тактового импульса с генератора 14 он переписывается в регистр 9. В блоке 13 памяти выбирается ячейка, содержащая единицу только в первом разряде, поэтому на выходу;25 устройства устанавливается потенциал нулевого уровня, а на выходе 24 - единичного уровня. Тем самым прервется обслуживание запроса по второму каналу и начнется обслуживание по первому каналу. После прихода импульса конца обслуживания обнуляется только тот триггер регистра 9 (триггер 10), который соответствует каналу запроса, по которому происходило и закончено обслуживание, После обнуления одного из григгерон 10-12 регистра 9 происходит обнуление соответствующего триггера регистра 1 (триггер 2). В блоке 13 памяти опять выбирается ячейка с единицей во втором разряде. Сигнал на выходе 24 становится нулевым, а на выходе 25 - единичньи,тем самым устройство возвращается к прерванному обслуживанию запроса.5 1531097 6В случае работы устройства в дисциплине относительного приоритета разница закдючается только в том, чтопосле поступления первого импульсаопроса от генератора 14 триггер 16устанавливается в единичное состояние,Для этого на его информационный вход,соединенный с первым управляющим выходом блока памяти, поступает нульТаким образом, элемент И 15 закрытдо тех пор, пока не придет импульсконца обслуживания на вход 23 устройства, а триггер 16 не встанет в нулевое состояние, Следовательно, обспуживание запроса, которое в настоящиймомент производится, не прервется, иесли придет более приоритетный запрос, его обслуживание начнется толькопосле конца обслуживания первого повремени запроса. Причем на время. равное длительности импульса опроса сгенератора 14, блок 13 памяти черезэлемент И 18 переводится в областьадресов, по которым на группе выходовблока памяти формируются сигналы нулевого уровня не зависимо от состояния группы адресных входов, что даетвозможность избежать переходных процессов на выходах устройств а приоритета во время переписи запросов изрегистра 1 в регистр 9.В случае работы в режиме циклического обслуживания запросов любая единица на выходе регистра 9 переводитблок памяти в состояние, когда на втором управляющем выходе нуль, которыйзакрывает элемент И 15, т.е. импульсы записи не попадают на регистр 9до тех пор, пока все заявки, записанные в регистре 9 ранее, не будут обслужены. на группе входов памяти, непоявятся нулевые сигналы, вследствиечего в блоке памяти выберется соот ветствующая. ячейка и на втором управляющем выходе блока памяти установится единичный сигнал,После этого цикл обслуживания может повториться. Формула из о бр ете ния Устройство приоритета, содержащее два регистра, группу элементов И, первый элемент И, генератор импульсов, элемент ИЛИ, причем запросные входы устройства соединены с вхо 5 10 15 20 25 30 35 40 45 50 55 дами установки в 1 перво о регисзра, выходы элементов И группы соединены с входами установки в "1" второго регистра, выход каждого разрядавторого регистра соединен с тактовымвходом одноименногс 1 разряда первогорегистра, вход начальной установкии вход конца обслуживания устройствасоединены с входами элемента ИЛИ,вход начальной устансвки устройствасоединен с входами сброса первого ивторого регистров, вход конца обслуживания устройства соединен с тактовым входом второго регистра, о т л ич а ю щ е е с я тем, что, с цельюрасширения с 1 бласти применения за счетвозможности раблты как в рсжиме отиосительного, так и абсолютного приор:1 тета и циклического обслужив;ниязапросов, устройство содержит второйэлемент И, триггер и блок памяти,группа выходов которого является гру .пой выходов устройства и соединена спервой группой инАормациониь х входввтсрого регистра, вторая группа инФор"мационных входов которого соединенас потенциалом логического нуля устройства, первый и второй входы режимаустройства соединены соответственнос первым и вторым адресными входамиблока памяти, третий адресный вход игруппа адресных вход:в к торого соединены соответственно с выходом пер -ного элемента И и с выходами второгорегистра, первая группа информационных входов первого регистра соединенас входом логического нуля устройства,вход сброса триггера соединен с выходом элемента ИЛИ, первь 1 й и второй инФормационные входы триггера соединены соответственно с инверсным входомпервого элемента И и с первым выходомблока памяти, второй выход которогосоединен с первым входом второго элемента И, второй .и третий входы которого соединены соответственно с инверсным выходом триггера и с выходом генератора импульсов и с тактовым входом триггера, выход второго элементаИ соединен с прямым входом первогоэлемента И и с первыми входами элементов И группы, второй вход каждогоиз которых соединен с выходом одноименного разряда первого регистра и свторым информационным входом этогоразряда.