Устройство для распределения заданий процессорам
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1509891
Авторы: Капиносов, Лучин, Лясковский, Прокофьев
Текст
(50 4 С 06 Р 9/46 ЕННЫЙ КОМИТЕТНИЯМ И ОТКРЫТИЯМСР ОСУДАРС О ИЗОБР РИ ГКНТ ТЕН АВТОРСН ИСАНИЕ ИЗ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССР У 515111, кл. С 06 Г 9/46, 1976,Авторское свидетельство СССР У 1399739, кл, С 06 Р 9/46, 1987.(54) УСТРОЙСТВО ДЛЯ РАСПРЕДЕЛЕНИЯ ЗАДАНИЙ ПРОЦЕССОРАМ(57) Изобретение относится к вычис. лительной технике и может найти применение в многопроцессорных системах для распределения заявок между процессорами. Целью изобретения является расширение области применения засчет обработки потоков запросов разной интенсивности, Устройство содержит в каждом канале триггер 11, узелприоритета 2 и группу подканалов,каждый из которых содержит счетчиК8, элемент ИЛИ 9 и элемент запрета12, а первый подканал - еще дополнительный элемент ИЛИ 10, Использование устройства;позволяет по предложенной дисциплине распределениязаявок процессорам обслуживать множество потоков заявок, а также значительно уменьшить вероятность поте.ри заявки на обслуживание при ограниченной буферной памяти в системахобработки данных. 1 ил,1509891 тояние на единицу. На выходе элемента ИЛИ 9 присутствует высокий потенциал, который, поступая в узел 2, запрещает обслуживание заявок низшихприоритетов до тех пор, пока не будут обслужены заявки данного типа.Высокий потенциал с выхода элементаИЛИ 9 поступает через открытый элемент 12 запрета, устанавливает высо 35 кий потенциал на выходе б данного ка нала. При отсутствии запроса на обслуживание более высокого приоритета выбран данный подканал.Если во время обслуживания заявки данного типа пришла заявка высшего 45 приоритета, то обслуживание предыдущей заявки прерывается и облуживается заявка более высокого приоритета.По окончании обслуживания заявки обслуживающее. устройство (процессор) посылает сигнал по входу 4. При этом очередь канала уменьшается на единицу.При поступлении заявки из критического потока иьйульс поступает по входу 3 на суммирующий вход счетчика 8 первого подканала и далее через элемент ИЛИ 9 на выход 6 устройства и процессор, закрепленный за данным Изобретение относится к вь 1 числительной технике и может быть использовано при распределении задач на многопроцессорной или многомашинной вычислительной системе.Цель изобретения - расширение области применения за счет возможности обработки потоков запросов разной интенсивности. 10На чертеже приведена структурная схема устройства.Устройство содержит каналы 1, каждыи из которых содержит узел 2 приоритета, запросные входы 3, ответные входы 4, вход 5 конца обслуживания, информационные выходы 6, сигнальный выход 7; счетчик 8, элементы ИЛИ 9, 10, триггер 11 и элементы 12 запрета, 20Устройство работает следующим образом.В исходном состоянии триггер 11 и счетчики 8 находятся в нулевом состоянии. 25Пусть в подканал пришел запрос 1 на обслуживание заявки первого типа, Этот сигнал поступает с запросного входа 3 на суммирующий вход счетчика 8 подканала, увеличивая его сос потоком, обслуживает поступившую заявку.При переполнении счетчика 8 первого подканала (т. е. при полном з аполне-нии очереди критического потока) импульс с выхода переполнения данного счетчика поступает на единичный вход триггера 11, С выхода триггера 11 сигнал поступает на инверсные входы элементов 12 запрета, закрывая их, а также на выход 7 устройства. При этом происходит прерывание обслуживания заявок всех подгрупп, а процессоры, закрепленные за данными подгруппами, начинают обслуживать заявки из очереди критического потока, причем выбор заявок из очереди критического потока произвдится последовательно. По окончании обслуживания заявки из критического потока процессоры подгрупп посылают импульсы по входу 5 устройства.Эти импульсы обнуляют триггер 11, а также, проходя последовательно через элемент ИЛИ 10, поступают на вычитающий вход счетчика 8 критического канала, уменьшая его содержимее.Дальнейшая работа устройства происходит аналогично.Формула изобретения Устройство для распределения заданий процессорам, содержащее каналы, а в каждом канале - узел приоритета и группу подканалов, каждый из которых содержит элемент ИЛИ и счетчик, в каждом подканале группы, кроме первого, - элемент запрета, причем запросные входы устройства подключены к суммирующим входам счетчиков соответствующих подканалов, вычитающие входы которых являются ответными входами устройства, информационные выходы счетчиков подключены к входам элементов ИЛИ своих подканалов группы, выходы которых подключены к входам узла приоритета своего канала, о т л и ч а ю щ е е - с я тем, что, с целью расширения области применения за счет обработки потоков запросов разной интенсивности, устройство содержит в каждом канале триггер и в первом подканале группы каждого канала - дополнительный элемент ИЛИ, выход триггера является соответствующим сигнальным выходом устройства и подключен к ин1509891 Составитель И.КудряшевРедактор О.Головач Техред А.Кравчук Корректор Н.Корольо Заказ 5813/46 Тираж 668 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5 и Производственно-издательский комбинат "Патент", г.Ужгород, ул, Гагарина, 101 версным входам элементов запретавсех подканалов данного канала, выходы элементов запрета являются соответствующими информационными выходами устройства, выход элемента ИЛИпервого подканала группы являетсясоответствующим информационным выходом устройства, выход элемента ИЛИвторого подканала группы соединен спрямым входом элемента запрета своего подканала группы, прямой вход элемента запрета каждого подканала группы, начиная с второго, соединен свыходом, начиная с первого, узла приоритета данного канала, выход переполения счетчика первого подканала группы соединен с единичным входом триггера данного канала, нулевой 5вход триггера каждого канала является соответствующим входом конца обслуживания устройства и соединен с первым входом дополнительного элемента ИЛИ первого подканала группы данного канала, выход которого соединен с вычитающим входом счетчика своего подканала группы, второй вход дополнительного элемента ИЛИ первого подканала группы соединен 15 с соответствующим ответным входомустройства.
СмотретьЗаявка
4338246, 07.12.1987
ВОЙСКОВАЯ ЧАСТЬ 03444
ЛЯСКОВСКИЙ ВИКТОР ЛЮДВИГОВИЧ, ПРОКОФЬЕВ ЮРИЙ ВИТАЛЬЕВИЧ, КАПИНОСОВ ЮРИЙ АЛЕКСАНДРОВИЧ, ЛУЧИН ИГОРЬ НИКОЛАЕВИЧ
МПК / Метки
МПК: G06F 9/50
Метки: заданий, процессорам, распределения
Опубликовано: 23.09.1989
Код ссылки
<a href="https://patents.su/3-1509891-ustrojjstvo-dlya-raspredeleniya-zadanijj-processoram.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для распределения заданий процессорам</a>
Предыдущий патент: Устройство для формирования структурированных файлов
Следующий патент: Многоканальное устройство приоритета
Случайный патент: Устройство для передачи силы тяги от тележки на кузов локомотива