Устройство для контроля дискретных сигналов

(Я)4 С Об Р 1 ГОСУДАРСПО ИЭОБРЕТЕПРИ ГКНТ СС ТВЕННЫЙ НОМИТЕТ НИЯМ И ОТНРЫТ СР ОБРЕТЕНИЯЕЛЬСТВУ(5 б) Патент Франции Ф 2211143, кл. С 06 Р 11/ОО, опублик.1972.Авторское свидетельство СССР В 750404, кл. С 01 В 31)28, 1977. (54) устгойство для контРоля дискРет- ЛЫХ СИГНАЛОВ(57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для поиска неисправностей в цифровых устройствах. Цель изобретения - повышение достоверности контроля. Устройство содержит формирователь 1 импульсов, группу 2 триггеров, группу 3 входов контОПИСАНИЕК АВТОРСКОМУ СВИ,ролируемых сигналов, вход 4 задания режима регистрации, вход 5 задания режима считывания, блок б индикации, блок 7 выделения фронтов контролируемых сигналов, блок 8 формирователей импульсов, распределитель 9 импульсов, группу О элементов И, шифратор 1, блок 12 памяти, элемент ИЛИ 13, блок 4 формирования адреса, элемент задержки 15, формирователь 1 б импульсов, элемент задержки 17, дешифратор 18. В устройстве производятся последовательная регистрация и дальнейшее восстановление для отображения информации с контролируемых линий. Положительный эфФект а достигается за счет введения шифратора, дешифратора, распределителя импульсов, группы элементов И и группы триггеров. 1 ил.3 499347 Изобретение относится к автомати-,ке и вычислительной технике и может использоваться для поиска неисправностей в цифровых устройствах.Цель изобретения - повышение достоверности контроля.На чертеже дана схема устройствадля контроля дискретных сигналов,Устройство содержит формирователь О1 импульсов, группу триггеров 2,группу 3 входов контролируемых сигналов,вход 4 задания режима регистрации,вход 5 задания режима считывания,блок 6 индикации, блок 7 выделения 15фронтов контролируемых сигналов, блок8 Формирователей импульсов, распределитель 9 импульсов, группу элементов И 10, шифратор 11, блок 12 памяти, элемент ИЛИ 13, блок 14 формирования адреса, первый элемент 15 задержки, Формирователь 16 импульсов,второй элемент 17 задержки, дешифратор 18.Устройство работает следующим образом.При появлении на входе 4 сигнала"Регистрации" запускается формирователь 1 импульсов, сигнал с которогопоступает на входы записи триггеровгруппы. Таким образом, счетные триггеры 2 группы установлены в начальное состояние, соответствующее состояниям контролируемых входов 3 вмомент появления сигнала Регистрация". Сигнал "Регистрация" разрешаеттакже работу блока 7 выделения фронтов контролируемых сигналов, которыйформирует короткие импульсы, запускающие блок 8 формирователей импуль.сов, формирующий импульсы длительностью в Б раз большей, чем длительность такта распределителя импульсов,При наличии на соответствующем 45выходе распределителя 9 импульсов ина соответствующем выходе блока 8Формирователей импульсов сигналовединичного значения импульс единичного значения поступает через соответствующий элемент И 10 группы нашифратор 11. Шифратор 11 формируеткод линии, на которой произошлоизменение уровня входного сигнала,Импульсы с элементов И О поступаюттакже на элемент ИЛИ 13, единичноезначение на выходе которого свиде-.тельствует об изменении логическогозначения сигнала на одном из контро 4лируемых входов 3 и необходимости увеличения на единицу значения адреса блока 14 Формирования адреса.По сформированному адресу код с выхода шифратора 1 1 записывается в блок 12 памяти при наличии разрешающего сигнала на входе записи с выхода элемента 15 задержки, длительность которого определяется длительностями задержек шифратора 11 и блока 14.Считывание из блока 12 памяти записанной информации с целью ее последующего анализа происходит при наличии сигнала "Считывание" на входе 5, разрешающего работу Формирователя 16 импульсов, импульс с которого изменяет значение адреса блока 14 формирования адреса на единицу и поступает через второй элемент 17 задержки на управляющий вход считывания блока 12. Считанные коды номеров контролируемых. входов поступают на дешиФратор 8, сигнал единичного значения с соответствующего выхода которого поступает на счетный вход счетного триггера 2 группы, изменяя его состояние на противоположное, Информация со счетных триггеров 2 поступает на устройство индикации - блок 6.Формула изобретенияУстройство для контроля дискретных сигналов, содержащее блок памяти два элемента задержки, элемент ИЛИ, блок формирования адреса,первый формирователь импульсов, блок индикации, блок выделения фронтов контролируемых сигналов, блок Формирователей импульсов, причем выход элемента ИЛИ соединен с первым входом синхронизации блока Формирования адреса и с входом первого элемен" та задержки, выход которого соединен с входом записи блока памяти, группа адресных входов которого соединена с группой выходов блока Формирования адреса, второй вход синхронизации которого соединен с входом второго элемента задержки и подключен к выходу первого Формирователя импульсов, вход которого является входом задания режима считывания устройства, группа входов контролируемых сигналов которого соединена с группой входов блока выделения ФронЗаказ 4695/48 Тираж 668 ПодписноеВНИИПИ Государственного. комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д, 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 5 149 тов контролируемых сигналов, выход второго элемента задержки соединен с входом считывания блока памяти, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля, в устройство введены распределитель импульсов, группа элементов И, шифратор, дешифратор, группа триггеров, второй формирователь импульсов, причем вход задания режима регистрации устройства соединен с входом второго формирователя импульсов и с входом разрешения блока выделения фронтов контролируемых сигналов, группа выходов которого соединена с группой входов блока формирователей импульсов, выходы которого соединены с первыми входами соответ 9347 бствующих элементов И группы, вторые входы котороых соединены.с выходами распределителя импульсов, выход второго формирователя импульсов соединен с входами записи триггеров группы, выходы которых соединены с входами блока индикации, выходы элементов И группы соединены с входами элемента ИЛИ и с входами шифратора, группа выходов которого соединена с группой информационных входов блока памяти, группа выходов которого соединена с группой входов дешифратора, выхоДы которого соединены со счетными входами соответствующих триггеров группы, группа информационных входов которых соединена с группой входов контролируемых сигналов устройства.