Частотный цифровой дискриминатор
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
.8)детельство СССР 3 Э 13/00, 1983 Й ДИСКРИМИНАИФРО ится к.иэмерииспользовано отно и м.б ехани и и автомати ль изобретедействия пут я. Ц стр частота, 2 и ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГННТ СССР К АВТОРСКОМУ СВИДЕТЕЛЬСТВ 48650/24-0(57) Изобретени тельной технике в системах теле ческого управле ния - повышение сокращения времени обработки сигналов.Дискриминатор содержит формирователь1 измеряемого сигнала, формирователь2 опорного сигнала, блок 3 раздвижкисовпадающих импульсов, блок 4 задержки, элемент ИЛИ 5, элемент И 6, реверсивный счетчик 7, управляемый делитель 8 частоты. С целью повышениябыстродействия выход блока 4 подклю-чен к второму входу элемента ИЛИ,выход блока 3 подключен к суммирующему входу счетчика 7. Для нормальнойработы дискриминатора необходимо,тобы измеряемая частота лежала вределах 0 с ГГ, (2-2 ), где йзмеряемая частота; Й, - опорнаяИзобретение относится к измерительной технике и может быть использовано в системах телемеханики иавтоматического управления для опре 5деления разности двух независимыхколебаний.Цель изобретения - повышение быстродействия путем сокращения времениобработки сигналов, 10На Фиг. показана структурнаяэлектрическая схема частотного цифрового дискриминатора; на фиг.2временные диаграммы его работы,1 астотный цифровой дискриминатор 15содержит 1 ормирователь 1 измеряемогосигнала, формирователь 2 опорногосигнала, блок 3 раздвижки совпадающихимпульсов, блок 4 задеркки, элементИЛИ 5, элемент И б, реверсивный счетчик 7 и управляемый делитель 8 частоты.Дискриминатор работает следующимобразом,Блок 4 и блок 3 обеспечивают раздвижку совпадающих во времени импульсов частоты Й с выхода Формирователя 1 (Фиг.2 а) и импульсов частоты Г,1с выхода формирователя 2 (Фиг.2 б).На Фиг.2 в показаны импульсы частоты 30Гв на выходе управляемого делителя8. Интервал с = ь - сдвиг импульсов частоты 1 на выходе блока 3(фиг.2 г) относительно импульсов частоты г:, опорного сигнала, Интервал2 с - сдвиг импульсов частоты24 на выходе блока 4 (Фиг.2 д) относительно импульсов частоты 1, опорноЛго сигнала, , - минимальный интервал между импульсами, обусловленный 40быстродействием логических элементови реверсивного счетчика 7. Максимальные значения частот измеряемогоЙ, и опорного сигналов ограничены1величиной гвСравниваемые гармонические сигналыи 11 в поступают на Формирователи 1 и 2, на выходах которых формируются частотно-импульсные сигналы 50и,Пусть частота измеряемого сигналабудет больше частоты опорного сигнала155 тогда в реверсивном счетчике 7 устанавливается положительный код. При этом с его выхода знакового разряда снимается логическая единица и элемент б открыт. На вычитающий вход реверсивного счетчика 7 поступают сдвинутые, импульсы опорного сигнала Гв и импульсы с частотой 2 В с выхода управляемого делителя 8, а на суммирующий вход - сдвинутые импульсы измеряемого сигнала.Работа дискриминатора в этом случае описывается системой уравненийвь ( )(х(") ВЫ вьх(ЛЛй, =к, игде и - число разрядов реверсивногосчетчика 7;Б(Т) - значение кода на выходахдискриминатора,Систему (1) можно записать в операторной форме(2)в ) о вых (Решая систему (2), находим1 к(Р) - й 1И (Р) з с 0выл+ РТгде Т = 2 /Г - постоянная временилчастотного цифрового дискриминатора.При ЯТ1, где я - максимальная частота в спектре огибающей частотно-модулированного сигнала 2, инерционностью дискриминатора можно пренебречь и значение кода на выходе определяется выражением11 (С)И (выхогде ДЕ(С) = Й(1) - й причем величина Й ограничена неравенством(е) г,(г - г" ),Если частота измеряемого сигналаменьше частоты опорного сигнала,т.е.вфто на вычитающий вход реверсивногосчетчика 7 поступает больше импульсовчем на его суммирующий вход, изначение числа в реверсивном счетчике 7 начинает уменьшаться,После образования в счетчике от-,рицательного числа 1111 (соответствует 1 001 в прямом коде) закрывается элемент И б, на вычитающий вход1478288 О =Йх Составитель Г.Корсаковтехред Л.Сердюкова Корректор Т,Малец Редактор А,Мотыль аказ 2370/52 Тираж 885 ПодписноеНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "П нт", г. Ужгород, ул. Гагарина, 1 реверсивного счетчика 7 будут поступать только импульсы частоты Йс выхода управляемого делителя 8 частоты, Если измеряемый сигнал П. = О, то в реверсивном счетчике 7 устанавливается максимальное отрицательное число 1 000.Таким образом, для нормальной ра-. боты частотного цифрового дискриминатора необходимо, чтобы измеряемая частота лежала в пределах Из описания работы дискриминатора видно, что в реверсивном счетчике 7 образуется число, пропорциональное разности измеряемой Г и опорной Г-о частот, представленное в дополнительном коде, причем знак разностичастот определяется состоянием знакового разряда реверсивного счетчика 7Код 11 ы в любой момент времени после формирования числа в реверсивном счетчике 7 может быть без каких- либо преобразований введен в цифровую вычислительную машину, числа в которой также представляются в дополни", тельном коде.Формула изобретенияЧастотный цифровой дискриминатор, содержащий последовательно соединенные формирователь измеряемого сигна,ла, вход которого является первымвходом частотного цифрового дискриминатора, и блок раздвижки совпадающих импульсов, последовательно соединенные формирователь опорного сигнала, вход которого является вторымвходом частотного цифрового дискриминатора, элемент И и блок задержки,последовательно соединенные реверсивный счетчик, 11 информационных выходови выход знакового разряда которогоявляются (И+1) выходами частотного 15 цифрового дискриминатора, управляемыйделитель частоты, частотный входкоторого подключен к второму входублока раздвижки совпадающих импуль,сов и первому входу элемента И, к вто рому входу которого подключен выходзнакового разряда реверсивного счет чика, и элемент ИЛИ, выход которогоподключен к вычитающему входу реверсивного счетчика, о т л и ч а ю щ и й= 25 с я тем, что, целью повышениябыстродействия путем сокращениявремени обработки сигналов, выходблока задержки подключен к второмувходу элемента ИЛИ, в выход блокараздвижки совпадающих импульсов подключен к суммирующему входу реверсивного счетчика.
СмотретьЗаявка
4148650, 08.09.1986
РЯЗАНСКИЙ РАДИОТЕХНИЧЕСКИЙ ИНСТИТУТ, ПРЕДПРИЯТИЕ ПЯ В-2572
ХОЛКИН ИГОРЬ ИВАНОВИЧ, НОВИЧКОВ ВАЛЕНТИН СЕМЕНОВИЧ, ЛЕВИН МИХАИЛ НАУМОВИЧ, ЕФИМОВ ВИКТОР ПАВЛОВИЧ, ПРУНОВ ДМИТРИЙ ПАВЛОВИЧ, ЖИЛИН НИКОЛАЙ АЛЕКСЕЕВИЧ
МПК / Метки
МПК: H03D 13/00
Метки: дискриминатор, цифровой, частотный
Опубликовано: 07.05.1989
Код ссылки
<a href="https://patents.su/3-1478288-chastotnyjj-cifrovojj-diskriminator.html" target="_blank" rel="follow" title="База патентов СССР">Частотный цифровой дискриминатор</a>
Предыдущий патент: Двойной балансный смеситель
Следующий патент: Частотный компаратор
Случайный патент: Платформа транспортного средства для перевозки крупногабаритных тяжеловесных грузов