Узел синхронизации

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНРЕСПУБЛИК ИЭОБРЕ АВТОРСНО ЕЛЬСТВ ксимо е. Ката 1984,2. 1 пСе 8 гайей р. 205,(57) Изобретение вой вычислительн носится к цифротехнике и электроспользовано ввым соотношениям нике и может быть устройствах, к фа ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР(56) Иикросхемы интегральнылог элементов ХАО, 345.006.с. 39-45, рис. 2.20.2-2.22.КСА Яо 1 дд зйае соз/шозсгсцдйз. - Оайе Воок, 1975ГЦ. 1.(54) УЗЕЛ СИНХРОНИЗАЦИИ 1)4 Н 03 К 5/159, 19/00 которых предъявляются повышенные требования. Цель изобретения - расшире-ние функциональных воэмокностей. Узел синхронизации содержит неуправляемый и управляемый каналы 6 и 13 соответственно. Введение в управляемый канал 13 двух групп из К (К1) ИДП- транзисторов 10, 11 позволяет путем подачи на их затворы 12 управляющих сигналов регулировать фазовые соотношения сигналов на выходах неуправляемого и управляемого каналов 6, 13. Устройство позволяет гибко компенсировать технологические раэбросы временных параметров, раэбросы задержек иэ-за различий длин соедине- Яю ний, нестабильности параметров эле-. ментов неуправляемого канала, 2 ил.(1) (2) (3) Изобретение относится к цифровойвычислительной технике и электроникеи мажет быть использовано прн создании универсальных и специализирован"5ных вычислительных машин и устройств,в частности схем синхронизации, кфазовым соотношениям которых предъявляются повышенные требования.Цель изобретения - расширение 10функциональных возможностей - достигается за счет электрической регулировки фазовых соотношений выходныхсигналов.На фиг.1 показана схема узла синхронизации; на фиг.2 - временныедиаграммы, поясняющие работу схемы.Узел синхронизации содержит первую 1 и вторую 2 шины источника питания, входную 3, первую 4 и вторую 5 20выходные шины, неуправляемый канал6, состоящий из неиннертирующих каскадов 7.1, 7.2, последовательновключенных между входной 3 и первойвыходной 4 шинами, первый 8 и второй9 МДП-транзисторы разного типа проводимости - соответственно р и и,затворы которых соединены с входнойшиной 3, первую 10 и вторую 11 группы из К ИДП-транзисторов Ь ) 1) соответственно р- и п-типа, причемтранзисторы в каждой группе соединены параллельно так, что их истокиподключены соответственно к шинам1 и 2 источника питания, а объединенные стоки соединены с истоками транзисторов 8 и 9. соответственно, причем затворы транзисторов групп 10 и11 соединены с шичами 12.1.1 с, 12.2.1 суправления, а стоки первого 8 и второго 9 МДП-транзисторов объединеныс второй шиной 5 схемы. Транзисторы8, 9 и группы 10, 11 образуют управляемый канал 13.На Фиг.2 приведены следукнцие диаг"45раммы: нижний перепад 14 (О - 1) навходной шине 3; логический перепад15 на выходе первого инвертора неуправляемого канала; логический перепад 16 на выходной шине 4 неуправляе мого канала; логический перепад 17на выходной шине 5 управгяемого канала.Узел синхронизации работает следунзцим образом. 55Пусть напряжение шин источникапитания равно +Е (соответствует логической "1") и 0 (соответствует логическому "О") для шин 1 и 2 соответственно. Прн поступлении на шину 3 ло гического перепада О.ф 1 происходит его распространение по неуправляемому каналу 6 с задержкой 2 до шины 4 (где , " задержка одного инвертора). Этот перепад сигнала синхронизации поступает на затворы транзисторов 8 и 9, закрывая первый из них и от-, крывая второй, Таким образом, транзисторы группы 10 оказываются отключенными от шины 5, а транзисторы группы 11 подключены последовательно с транзистором 9 между шиной 2 нулевого уровня, Проводимость этой ветви зависит от уровней управляющих сигналов с шин 12 (цр,Б р 2 ьЦр, зависимости от проводимости этой вет-. ви (и-канальные транзисторы) происходит формирование перепада 1- О на шине 5 с временем задержки , или относительно того же уровня сигнала на шине 4. При подаче на шину 3 перепада 1 0 закрывается транзистор 9 и открывается транзистор 8, соединяя шину 5 с шиной 1 источника питания через группу 10 параллельно включенных транзисторов р-типа. Таким обра- зом, на шине 4 происходит формирова-: ние фронта 1 О с задержкой 2 й относительно входного воздействия, а на шине 5 формируется перепад 0 - 1 с задержкой относительно шины 4 на ве лИчИну 1 1 ИЛИ Се Общая задержка сигнала на шине 5определяется следующим образом: 2 т 2 о 2 Со + 2 Случай (1) соответствует й = О, т.е. совпадению Фаз сигналов на шинах 4 и 5. Случаи (2) и (3) соответствуют опережению и отставанию Фазы сигнала на шине 5 относительно шины 4. Таким образом осуществляется электрическая регулировка фазовых соотношений. Схема позволяет компенсировать технологические разбросы временных параметров, разбросы задержек из-эа различий длин соединений, устраняя такие вредные явления,например, как перекос синхросигналов; повышается быстродействие синхронных цифровых устройств.1469549 Составитель А.КТехред И. Ходанич к Редак Иаковска Корректор И.Демчик Тираж 879 аказ 1364/56 ВНИИПИ Госуда одпис но енного комитета по изобретениям и открытиям ори ГКН13035, Иосква, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.Ужг у.л, гагарина, 10 Формула изобретенияУзел синхронизации, содержащий первую и вторую шины источника питания, входную, первую и вторую вьг ходные шины, неуправляемьй канал, состоящий из инвертирующих каскадов, последовательно включенных между входной и первой выходной шинами, первый и второй ИДП-транзисторы разного типа проводимости, затворы которых соединены с входной шиной, а стоки - с второй выходной шиной, отличающий с я тем, что,с . целью расширения Функциональныхвозможностей, в него введены перваяи вторая группы из К 1 ЯП-транзисторов первого и второго типов проводимости, причем транзисторы в каждойгруппе соединены параллельно, ихзатворы подключены к соответствующимшинам, а. первый и второй ИДП-тран О зисторы включены последовательносоответственно с первой и второйгруппами ИЦП-транзисторов междувторой выходной шиной и соответствую"щей шиной питания