Устройство для сопряжения

СОЮЗ СОВЕТСКСОЦИАЛИСТИЧЕРЕСПУБЛИН 80146 5 И 40 06 Р 13/О ОПИСАНИЕ ИЗОБРЕТЕНИ ИДЕТЕЛЬСТ А ВТОРСНОМ инсти выс ды, лом. (54) УСТРОЙСТВО (57) Изобретени тельной технике эовано для српр цессора обработ Целью изобретен коэффициента ис ния, Устройство управления, деш ДЛЯ СОПРЯЖЕНИЯ относится к вычислии может быть испольифрового проалов с ЭВМ, тся повышени ния оборудов т регистр 1 ения ки сиги ия явля Ь.й ч и которыи командво управления,ол ьзо в выходе регистрвывода заносит1 ил содерж фр Втор у пр авляющих ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯПРИ ГКНТ СССР21) 4270063/24-24(56) Авторское свидетельство СССРУ 1166129, кл. О 06 Р 15/16, 1984,Авторское свидетельство СССРу 1295409, кл. О 06 Р 15/16, 1984,сигналов, выходнои регистр 3, входной регистр 4, адресную шину 5, память 6, шины 7 и 8 данных, триггер 9, блок 1 О сравнения, мультиплексор 11, Дешифратор 12 наличия сигнала опроса, вход 13 сигнала опроса устройства, процессор4 обработки сигналов, интерфейс 15 ЭВМ. Устройство работает под управлением программы процессора 4, которая помещена в памяти 6, Чтение команд иэ памяти 6 происходиттавлением на шину 5 адреса команАдрес команды сопровождают сигнапоступаюп;им на вход управлания памяти 6, разрешая чтение, Считанное слово команды с выхода памяти 6 поступает на шину 7 и по ней в процессор 14. Работа устройства основана на программном опросе процессора 14 состояния линий управления интерфейса 15 и формировании ответных сигналов наизобретение относится к вычислительной технике и может быть использовано для сопряжения цифрового процессора обработки сигналов с элек 5тронно-вычислительной машиной.Целью изобретения является повышение коэффициента использования оборудования,На чертеже приведена блок-схема.предлагаемого устройства.Устройство содержит регистр 1 управления, дешифратор 2 управляющихсигналов, выходной регистр 3, входнойрегистр 4, адресную шину 5, память6, шины 7 и 8 данных, триггер 9, блок1 О сравнения, мультиплексор 11, де 4 ифратор 12 наличия. сигнала опроса,4 ход 13 сигнала опроса устройства,процессор 14 обработки сигнапов, интерфейс 15 ЭВМ,Устройство работает под управлени 6 м про гр аммы проце ссор а 14, ко тор аяпомещена в памяти 6, Чтение командИз памяти 6 происходит выставлением 25на шину 5 адреса команды, Адрес командысопровождают сигналом, поступающим навход управления памяти 6, разрешая чтение. Считанное слово команды с выходапамяти 6 поступает на шину 7 и по ней.в процессор 14, Работа устройства осНована на программном опросе процессором 14 состояния линий управления интерфейса 15 и формировании ответныхсигналов на выходе регистра 1,в который35командой вывода заносится спово управления, Состояние линий управленияинтерфейса 15 опрашивает мультиплексор 11, работа которого разрешаетсядешифратором 12 при наличии сигналана входе 13.Модифицированная команда проверкисостояния внешних устройств, осуществляющая переход по адресу в зависимости от состояния сигнал а на выходе 45триггера 9, выполняется следующим образом, В момент чтения иэ памяти 6первого слова команды на адресныйвход мультиплексора 11 с шины 7 поступает код, размещенный в неиспользованные разряды О, 1, 2 первого словакоманды, Этим кодом при наличии сигнала на входе мультиплексора 11, поступающего с выхода дешифратора 12выбирается информационный вход мультиплексора 11, к которому подключе 55на. опрашиваемая линия интерфейса 15,С выхода мультиплексора 11 сигнал осостоянии выбранной линии поступает на вход блока 10, не первом входе которо го действует сигнал с шины 7. Свыхода блока 10 сигнал поступает на вход триггера 9, состояние которого фиксируется задним фронтом сигнала на входе управления триггера 9. С выхода триггера 9 сигнал поступает на вход процессора 14. Если сигнал О, то о суще ст вля ет ся переход по адр е су, указанному во втором слове команды, Если сигнал 1, то следующая команда выбирается в естественном порядке,Для обмена одним словом в пространстве адресов памяти устройство следит за состоянием линий интерфейса 15 путем циклического выполнения команды с. соответствующей выборкой опрашиваемых линий. Если по интерфейсу 15 поступает низкий уровень сигнала, свидетельствующий об операции вывода данных из интерфейса 15 в устрой ство сопряжения, прои сходит обмен словом посредством команды, при выполнении которой по адресу с мпадших разрядов шины 5 и при наличии сигнала дешифратор 2 выдает на вход регистра 1 сигнал записипо которому с шины 7 в регистр 1 записывают слово управления, В слове управления установлен разряд С разрешающий по второму входу управления запись слова с шины 8 в регистр 3, и разряд ХАСК:О, формирующий ответный низкий уровень сигнала квитирования; на соответствующей линии интерфейса 15, Затем командой устройство проверяет снятие интерфейсом 15 активного низкого уровня сигнала, и посредством команды регистр 1 снимает активный низкий уровень сигнала ХАСК, Цикл обмена одним сповом завершается, Дешифратор 2, управляемый кодом с шины 5 и сигналом управления с процессора 14, выдает сигнал на вход регистра 3, данные из которого по этому сигналу поступают на . шину 7 и далее в процессор 14,При появлении на мультиплексоре 11 сигнала 1, устройство сопряжения переходит в режим последовательного обмена байтами между процессором 14 и интерфейсом 15. Выданные в регистр 1 слова управления содержат разряды С, и С , поступающие с выхода регистра 1 на вход регистра 3. Разряд Собеспечивает прием в регистр 3 старшего байта слова с младших разрядов шины 8, а затем разряд Сз обеспечивает прием младшего разряда слова, КаждыйСоставитель Н.МихайловТехред П.Олийнык Редактор Т, Парфенова КорректорМ,Самборская Заказ 714/48 Тираж 667 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 10 1 .3 14623прием байта сопровождается обменомк вити рующих си гнало в,При появлении на мультиплексоре11 низкого уровня сигнала 0 свидеР5тельствующего об операции ввода слов а в интер фей с 15, про це ссор 1 выдае тна шину 5 код, по которому дешифратор2 задает на вход регистра 4 сигналзаписи. По этому сигналу в регистр 4 10с шины 7 записывают слово данных.3 атем при состоянии си гнал а интерфейса 1 процессор 14 выдает на шину5 код, по которому дешифратор2 выставляет на вход регистра1 сигнал записи управляющегослова с разрядом Е, которыйпоступает на вход регистра 4. Поразряду Е слово данных из регистра4 выдается на шину 8, При состояниисигнала О, в данных команды присутствуют разряды Е и Еэ, По разрядуЕ осуществляют передачу старшегобайта слова данных из регистра 4 нампадпие разряды шины 8, и затемпо 25разряду Е осуществляют передачумладшего байта слова данных из регистра 4 на мпадпие разряды шины 8, Обмен сопровождается квитированием,Обмен в пространстве адресов ввода-вывода происходит как было описано,формула изобретенияУстройство для сопряжения, содерЗБ жащее дешифратор управляющих сигналов, выходы которого соединены с управляющим входом регистра управления и входом записи входного регистра и ВхОдОм считыВания Выходного Ре ги стра ю 40 информационный вход которого и инфор- мационный выход входного регистра через первую шину данных соединены с 314первым входом-выходом устройства, информационный выход выходного регистра, информационные входы входного регистра и регистра управления и Выходы памяти через вторую шину соединены с вторым входом-выходом устройства, первый адресный вход которого через адресную шину соединен с информационным входом дешифратора управляющих сигналов, дешифратор наличия сигнала опроса, мультиплексор, о т л и ч а ющ е е с я тем, что, с целью повышения коэффициента использования оборудования, в него введены блок сравнения и триггер, причем адресный вход памяти соединен с адресной шиной устройства, первый управляющий вход которого соединен с управляющими входами памяти и триггера, выход которого соединен с первым управляющим выходом устройства, второй упр авляющий вход которого соединен с управляющим входом дешифратора управляющих сигналов, с первого по третий выходы регистра управления соединены соответственно с входом чтения входного регистра, входом записи выходного регистра и вторым управляющим выходом устройства, выход памяти через вторую шину данных соединен с первым информационным входом блока сравнения и адресным входом мультиплексора, информационные входы которого соединены с вторым адресным входом устройства, вход сигнала опроса которого через дешифратор наличия сигнала опроса соединен с управляющим входом мультиплексора, выход которого соединен с вторым информационным входом блока сравнения, выход которого соединен с информационным входом триггера.