Ассоциативное запоминающее устройство

)4 С 11 С 15/ОПа о "р,ИСАНИ БРЕТЕНИ ЕЛЬСТ б.УСТ и сис нос" ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЦТИ 1 ТОРСКОМУ СИИ(56) Авторское свидетельство СССу 1174988, кл. С 11 С 15/00, 198Авторское свидетельство СССРВ 1316049, кл, С 11 С 15/00, 198(57) Изобретение относится к вычтельной технике и может быть испзовано в качестве ассоциативногозапоминающего устройства (АЗУ) втемах обработки информации, в чати в устройствах распознавания итеза информационных сигналов. Цел,14345 О 1 А 1 изобретения состоит в повышении бысродействия устройства за счет того,что в АЗУ хранится одна искомая последовательность, в результате чеговремя поиска ее равно времени приема признаковой последовательности.Устройство содержит входной регистр1, дешифратор 2 признака конца последовательности, элемент 3 задержкиблок 4 памяти, блок 5 сравнения,счетчик 6 адреса, триггеры 7 и 8,элементы И 9-12, элементы ИЛИ 13-16элемент НЕ 17, группу элементов И18. Для хранения нескольких информационных последовательностей необходимо несколько описанных АЗУ с соответствующей коммутацией входов ивыходов. 1 ил,1434501 Изобретение относится к вычислительной технике и может быть использовано в качестве ассоциативногозапоминающего устройства в системах.обработки инФормации,Цель изобретения - повышение быст.родействия устройства.На чертеже изображена структурная схема предлагаемого устройства.Устройство содержит входной регистр 1, дешифратор 2 признака концапоследовательности, элемент 3 задержки, блок 4 памяти, блок 5 сравнения,счетчик 6 адреса, первый 7 и второй8 триггеры, первый 9, второй 10,третий 11 и четвертый 12 элементы И,первый 13, второй 14, третий 15 ичетвертый 16 элементы ИЛИ, элементНЕ 17, группу элементов И 18, инфар" 20мационные входы 19, вход 20 началь"ной установки, вход 21 синхронизации,тактовый вход 22, выход 23 окончанияциклов.и информационные выходы 24.Устройство работает следующим об" 25раэомаВ блоке 4 памяти хранятся иденти 4 икационная последовательность, записанная начиная с нулевого адреса,и, следующая непосредственно за ней, 30искомая информационная паследова"тельность (для хранения нескольких,информационных последовательностейнеобходимо несколько ассоциативныхзапоминающих устройств (АЗУ) с соответствующей коммутацией входов и выходов, при этом элементы И 18 должныиметь три состояния, а элемент НЕдолжен быть выполнен с открытым коллектором).40 Перед началом работы по входу 20 поступает сигнал начальной установки, па которому устаь 1 авливаются в нулевое состояние счетчик 6 и триггер 8. Триггер 7 устанавливается в единичное состояние задним фронтом сигнала на выходе элемента ИЛИ 13Слова признаковой последовательности поступают на вход 19 в сопровождении сигнала на входе 21, по ко"50 торому они заносятся в регистр 1. Сигнал са входа 21 поступает также на элемент 3 задержки, который задерживает его на время срабатывания блока 5 сравнения.55Информация с выхода регистра 1 поступает на входы блока 5, на других входах которого находится первое 2слово идентификационной последовательности, считанное из блока 4 памяти по нулевому адресу. Если первые слова последовательности совпадают, то сигнал с блока 5 поступает на элемент И 10, где стробируется сигналом с выхода элемента 3 задержки. Так как триггер 7 находится в единичном состоянии, то сигнал с выхода элемента И 10 через элемент ИЛИ 15 поступает на счетный вход счетчика 6 и изменяет его состояние на единицу. Далее, происходит сравнение второго и последующих слав последовательности, поступающей па входу 19 с последовательностью, записанной в блоке 4.Если последовательность со входа 19 и идентификационная последовательность, записанная в блоке 4, оказались идентичными, то при сравнении последнего слова последовательности которое является признаком конца последовательности, сигнал с выхода элемента И 10 поступает через открытый в этом случае элемент И 11 на вход триггера 8. Триггер 8 устанавливается в единичное состояние. Сигнал с выхода триггера 8 поступает через элемент НЕ 17 на выход 23 устройства, указывая, что она переходит в режим считывания информации. Сигнал с выхода триггера 8 поступает также на вход элементов И 18, выводя 4их из состояния высокого сопротивления, тем самым подключая выход блока 4 к информационным выходам 24 устройства. Сигнал с выхода триггера 8 поступает также на вход элемента И 12, подключая счетный вход счетчика 6 к входу 22 устройства, сигналы с которого увеличивают на единицу адрес чтения при передаче информационной последовательности, записанной в блоке 4.Когда считана последнее слово последовательности, записанной в блоке 4, сигнал со входа 22 устанавливает счетчик 6 в нулевое состояние, а появляющийся в этот момент сигнап переполнения со счетчика 6 через эле. мент ИЛИ 14 поступает на триггер 8, сбрасывая его в нулевое состояние. Нулевой уровень сигнала на выходе триггера 8 отключает вход 22 устройства от счетного входа счетчика, 6, переводит элемент И 18 в состояние высокого выходного сопротивления,14 ,450 4г в результате чего на выходе 23 устройства появляется сигнал, указывающий, что устройство находится в режиме приема информации.5Если сргвнлваемые последовательности оказались неидентичными, тосигнал с блока 5 поступает на элемент И 9, где стробируется сигналомс выхода элемента 3 задержки, Сигналс выхода элемента И 9 поступаетна вход триггера 7 и сбрасываетего в нулевое состояние, а также поступает через элемент ИЛИ 16 на входсчетчика 6 и сбрасывает его и нулевое 15состояние, которое он сохраняет доконца текущей последовательности.Задним фронтом сигнала с выходадешифратора 2 конца последовательности, поступающим через элемент ИЛИ 13, 20триггер 7 устанавливается в единичное состояние. Устройство готово кприему следующей последовательности.Блок 4 памяти может быть вьгпалнен,в частности, в виде блока постоянной 25памяти,Подписное Тираж 590 ВНИИПИ Заказ 5561/54 Произв.-полигр, пр-тие, г. Ужгород, ул. Проектная, 4 Формула из обретения Ассоциативное запоминающее устрой ство, содержащее блок памяти, счетчик адреса, блок сравнения, первый элемент И, первый триггер, первый элемент ИЛИ и дешифратор признака конца последовательности, причем35 адресные входы блока памяти соединены с выходами разрядов счетчика адреса, выходы блока памяти соединены с входами первой группы блока сравнения, выход "Не равно" которого соединен с первым входом первого элемента И, выход которого соединен с входом , установки в "0" первого триггера, вход установки в "1" которого соеди" нен с выходом первого элемента ИЛИ,45 первый вход которого соединен с выходом дешифратора признака конца последовательности, второй вход элемента ИЛИ является входом начальной установки устройства, о т л и ч а ющ е е с я тем, что, с целью повыщеения быстродействия, в него введены второй, третий и четвертый элементы И второй, третий и четвертый эле маять; ИЛИ, второй триггер, входной ре"истр, элемент задержки, элемент НЕ и гругпа элементов И, первые входы которых соединены с выходами блока памят:л, выходы элементов И группы являются информационными выходами устройства, первые входы второго и четвертого элементов ИЛИ соединены с входом начальной установки устройства, входы второй группы блока сравнения и входы дешифратора признака конца гослецовательности соединены поразрядно с выходами входного регистра, информационные входы которого являются информационными входами устройства, вход приема входного регистра и вход элемента задержки объединены и являются входом синхронизации устройства, выход элемента задержки соединен с вторым входом первого и первым входом второго элементов И, второй вход второго элемента И соединен с выходом "Равно" бло" ка сравнения, выход первого элемента И соединен с вторым входом четвертого элемента ИЛИ, выход которого соединен с входом сброса счетчикаадреса, счетный вход которого соединен с выходом третьего элемента ИПИ, выход переноса счетчика адреса соединен с вторым входом второго элемента ИПИ, выход дешифратора признака конца последовательности соединен с первым входом третьего элемента И второй вход которого и первый вход третьего элемента ИЛИ соединен с выходом второго элемента И, третий вход которого соединен с выходом пер" ваго триггера, выход третьего элемента И соединен с входом установки в "1" второго триггера, вход установки в "0" которого соединен с выходом второго элемента ИЛИ, выход второго триггера соединен с первым входом четвертого элемента И, вторыми входами элементов И группы и с входом элемента НЕ выход которого является выходом окончания циклов работы устройства, второй вход четвертого элемента И является тактовым входом устройства, выход четвертого элемента И. соединен с вторым входом третьего элемента ИЛИ.