Устройство задержки импульсов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 19) (И) 1 4 Н 03 К 3/284 ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ПИСАНИЕ ИЗОБРЕТЕНИ ВИДЕТЕЛЬСТ К АВТОРСКОМ 0 8.8)ельство СССР 3/02, 1982, ство СССР 3/284, 1976 4)7 УЛЬСОВ ЗАДЕРЖКИ ИМможет бытрования эадения. Цельнадежностименьшения УСТРОЙСТВО Изобретени о для форм ьсов управ повышение споль- жанных обрете достиимпуния числа счет ает Устройство содерсхемных элемен,И.Турченков21,373.531.1 (Овторское свидет926, кл. Н 03 Корское свидетел919, кл, Н 03 К жит конденсатор 1, транзисторы 2-5,источники 6 и 7 постоянного напряжения, общую шину 8, питающие шины 9и 10, шину 11 входных импульсов, элемент 12 заряда, резистор 13, выходнуюшину 14. Элемент 12 является управляемым сопротивлением и может бытьвыполнен электронным, например, наполевом транзисторе. Управляемоесопротивление 15 включается лишьпри необходимости увеличения длительности выходного импульса. Диод 16вводится при использовании одинаковыхтранзисторов 3 и 4. Если транзистор4-германиевый, а транзистор 3-кремниевый, то диод 16 может быть исключен1 ил.ва.Устройство задержки импульсов содержит конденсатор 1, первый четвертый транзисторы 2 - 5, первый и второй источцики 6 и 7 пос 1 оянного напряжения, первые разноименные полюсы которых соединены с общей шиной 8, а вторые разноименные полюсы соединены с первой и второй питающими шинами 9 и 10 соответственно. Первый вывод конденсатора 1 подключен к коллектору транзистора 2, к шине 11 входных импульсов тока и через элемент 12 заряда соединен с питающей шиной 9, а второй вывод конденсатора 1 соединен с эмиттером транзистора 4 и подключен к точке соединения коллектора транзистора 3 с базой транзистора 5, коллектор которого соединен с шиной 9, а эмиттер с первым выводом резистора 13, базой транзистора 3, базой транзистора 4 и эмиттером транзистора 2, база которого соединена с общей шиной 8 и эмиттером транзистора 3. Коллектор транзистора 4 соединен с выходной шиной 14, а второй вывод резистора 13 соединен с питающей шиной 10.Элемент 12 заряда (управляемое сопротивление) может быть выполнен электронным, например, на полевом транзисторе.Управляемое сопротивление 15 включается лишь прц необходимости изменения (увеличения) длительности выходного импульса.Диод 16 вводится при использовании одинаковых транзисторов 3 и 4. Если транзистор 4 германиевый, а транзистор 3 кремниевый, то диод 16 может быть исключенУстройство работает слЕдующим образом.При отсутствии входных импульсов транзистор 2 цасыщенн, транзисторы 3, 4 и 5 заперты.Сопротивление резистора 13 устанавливается таким, чтобы ток через этот резистор от источника 7 заведо 30 Изобретение отцосцтся к области импульсной техники и может быть использовано для формирования задержан ных импульсов управления,Цель изобретения - повышение цадежности за счет уменьшения числа элементов,На чертеже представлена принципиальная электрическая схема устройст 5 10 15 20 25 35 40 45 50 55 мо превышал ток через управляемоесопротивление от источника 6,Разность токов коллектора и эмиттера насыщенного транзистора 2 задает минимальную величину входногоимпульса тока, проходящего на выход.Если амплитуда входного импульсатока (см.шину 11) превысит в суммес током источника 6 через сопротивление ток эмиттера транзистора 2,то транзистор 2 перейдет из режиманасыщения в активный режим, при котором происходит увеличение напряженияна коллекторе транзистора 2. Увеличивающее положительное напряжениена коллекторе, транзистора 2 черезконденсатор 1 прикладывается в базетранзистора 5, который переходитв активный режим работы и на егоэмиттере формируется положительноенапряжение, запирающее транзистор 2.Одновременно отпирается транзистор3, который ограничивает обратноецапряжение на эмиттерно-базовом переходе транзистора 2 и своим коллектором шунтирует базовый ток транзистора 5.Для обеспечения большого диапазонарегулирования временизадержки транзистор 5 использует с большим коэффициентом усиления или делают составным. Это позволяет иметь сопротивление элемента 12 большим, а следовательно, и большим время задержки.По мере заряда конденсатора 1увеличивается напряжение на коллекторе транзистора 2, После того, какнапряжение ца коллекторе транзистора2 достигнет напряжения источника 6,транзистоР 5 запираетсяВремя, втечение которого транзистор 5 находится в активном режиме, являетсявременем задержки входных импульсов.Чем меньше ток через элемент 12, темтребуется большее время заряда конденсатора 1, тем больше время задержки.После запирания транзистора 5начинается этап формирования задержанного импульса на выходной шине 14.Это происходит вследствие того, чтопри запирании трацзистора 5 токрезистора 13 втекает в эмиттер транзистора 2, который отпирается, иконденсатор 1 начинает разряжатьсячерез транзистор 2 и переход базаэмиттер транзистора 4, В течениевремени Разряда конденсатор 1 тран1381692 Составитель А. Щедрин Техред М.Ходанич Корректор М.Максимишинец Редактор О.Спесивых За,каз 1193/54 Тираж 928 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д.4/5 Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4 эистор 4 насыщен и йапряжение на шине 14 отсутствует, что соответствует этапу формирования выходного задержанного импульса. Транзисторы 5 и 3 при этом заперты.Если последующая схема реагирует на изменение выходного сопротивления устройства, то резистор 17 может отсутствовать, так как при запертом транзисторе 4 выходное сопротивление высокое, а при насыщенном транзисторе 4 низкое.Длительность выходного импульса равна времени разряда конденсатора 15 1, которое зависит от тока резистора и коэффициента усиления транзистора 2. При наличии элемента 15 транзистор 2 будет находиться в режиме насыщения, а время разряда конд 6 нсато О ра 1 определяется током, задаваемым элементом 15, Это время может быть как меньше, так и больше длительности выходного импульса тока на шине 11.На эаднемфронте выходного импуль са,т.е.когда раэрядконденсатора 1 закончен, устройство готовок приемуследующего импульса,т.е.время восстановления устройства равно нулю.С приходом следующего входного импульса все рассмотренные процессы повторяются,Ф о р м у л а и э о б р е т е н и я Устройство задержки импульсов,содержащее конденсатор, четыре тран эистора, первый и второй источникипостоянного напряжения, первые разноименные полюсы которых соединены собщей шиной, а вторые разноименныеполюсы соединены с первой и второйпитающими шинами соответсвенно, элемент заряда конденсатора, резистор,шину входных импульсов тока и выходную шину, первый вывод конденсатораподключен к коллектору первого транзистора и через элемент заряда соединен с первой питающей шиной, базапервого транзистора соединена с общей шиной и эмиттером второго транзистора, база которого соединена сбазой третьего транзистора и первымвыводом резистора, а коллектор соединен с базой четвертого транзистора, о т л и ч а ю щ е е с я тем, что,с целью увеличения времени задержки,уменьшения длительности выходногоимпульса и повышения надежности,первый вывод конденсатора подключенк шине входных импульсов тока, второйвывод конденсатора соединен с эмиттером третьего транзистора и подключен к базе четвертого транзистора,коллектор которого соединен с первойпитающей шиной, а эмиттер с эмиттеромпервого транзистора и базой третьеготранзистора, коллектор которого соединен с выходной шиной, а второйвывод резистора соединен с второйпитающей шиной.