Цифровой синтезатор частоты

(51)4 Н 03 В РЕТЕНИЯ ЕПЬСТ овойкодаминаниятот вв 44 вциенры 10 и ся поимипаэсййй СУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ ОПИСАНИЕ К АВТОРСКОМУ СВ(56) Смеляков В.В. Цифровая измерительная аппаратура инйранизких частот. - М.: Энергия, 1975, с. 113,Авторское свидетельство СССРР 1282305, кл, Н 03 В 19/00,13,06.84.(54) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТЫ(57) Изобретение относится к радиотехнике и м.б. использовано в измерительной технике,.а также в радионередающих устр-вах. Целью изобретения является расширение диапазонавыходных частот и повышение спектральной чистоты выходных сигналов,Цифровой синтезатор частоты содержит опорный г-р 1, пассивный циф синтезатор 2, Формирователь адреса, блок постоянного запо 5, ЦАП 6, Фильтр 7 нижних ча управляемый ключ 8, В устр-в ны делитель с переменным коэ том деления (ДЛКД) 3, регист 9, Особенностью устр-ва явля стоянство длительности аппро рующих ступенек в широком ди выходных частот, обусловленн висимостью частоты квантования навходах ЦАП 6 от величины К, где К - число импульсов. Действительно при снижении выходной частоты цифрового синтезатора в 2 раз в ДПКД 3 в рабокту включается К дополнительных раэ- ф рядов, что приводит к увеличению числа ступенек аппроксимации и позволяет сохранить частоту квантования С, постоянной. 2 ил.изобретение относится к радиотехнике и может быть использовано в измерительной технике, а также в радио- передающих устройствах н качестве синтезатора низких частот.Целью изобретения является расширение диапазона выходных частот и повышение спектральной чистоты выходных сигналов. 10На фиг,1 изображена структурная электрическая схема цифрового син-. тезатора частоты; на фиг,2 - временные диаграммы, поясняющие работу цифрового синтезатора частоты. 15Цифровой синтезатор частоты содер. - жит опорный генератор 1, пассивный цифровой синтезатор (ПЦС) 2, делитель 3 с переменным коэффициентом денения (ДПКД), формирователь 4 када 20 адреса, блок 5 постоянного запоминания, цифроаналоговый преобразователь (ЦАП) б, фильтр 7 нижних частот, управляемый ключ 8, второй 9 и первый 10 регистры сдвига. 25Цифровой синтезатор частоты работает следующим образом.Сигнал переключения частоты (фиг.28) обнуляет первый регистр 10 сдвига и одновременно записывает код 030 выходной частоты во второй регистр 9 сдвига. По окончании сигнала переключения частоты второй регистр 9 сдвига переходит в режим работы последовательного сдвигающего регистра. Сов падение логических "1" на инверсном выходе старшего разряда второго регистра 9 сдвига (фиг.26) и на шине сигнала переключения частоты (фиг.2 о) открывает управляемый ключ 8, Каждый 40 импульс опорного генератора 1 (фиг.20) проходя через управляемый ключ 8 на тактовый вход второго регистра 9 сдвига, сдвигает код, записанный в нем на один разряд (т.е. удваивает 45 код) до тех пор, пока на инверсном вы ходе старшего разряда второго регистра 9 сдвига не возникает логический "0", закрывающий управляемый ключ 8 (фиг,26), Число импульсов К (Фиг,2, К = 4), прошедших через управляемый ключ 8, фиксируется первым регистром 10 сдвига следующим образом. Первый импульс записывает логическую "1" в младший разряд (фиг.З), вто рой импульс - в следующий разряд (фиг,2 е) и т.д. (фиг,2 ж - ), Выходы всех разрядов, начиная с К+1 (для выбранного примера - с пятого), остаются в состоянии логического "0"(фиг.2 й). Следонательно, коэффициентделения ДПКД 3 устанавливается равК+1ным 2 , В результате управляющийкод, поступающий с разрядного выходавторого регистра 9 сдвига на управляющий разрядный вход 1 П 1 С 2, увеличивается в 2" раз и одновременно в2 к раз увеличивается коэффициент деления ДПКД 3. Число двоичных разрядов ДПКД 3 выбирается таким образом,чтобы для рабочего диапазона частотвсегда выполнялось неравенство К п(где и - разрядность ДПКД 3 и регистра 1 О сдвига; К - разрядность второго регистра 9 сдвига),ПЦС 2 на своем выходе синтезируетчастоту ровно в 2 раз нише заданной выходной частоты с относительнойстабильностью и точностью, определяемыми опорным генератором 1. Этачастота делится в 2раз в ДПКД 3и далее в 2 раз с помощью формирователя 4 кода, адреса, На периоде выход 1 Н 4 +ной частоты укладивается точно 2различных состояния ДПКД 3 и формирователя 4, Коды амплитуд, соответствующих каждому из этих состояний,записани н блоке 5 постоянного запоминания и последовательно извлекаются при изменении кода на его разрядных входах. ЦАП 6 преобразует указанные коды в аналоговое напряжение, фильтр 7 нижних частот осуществляет подавление гармоник нида Г + , 1.Таким образом, на виходе синтезируется многоступенчатый сигнал, аппро" ксимирующий синусоиду заданной частоты.Особенностью предлагаемого устройства является постоянство длительности аппроксимирующих ступенек в широком диапазоне выходных частот, обусловленное независимостью частоты квантования на входах ЦАП 6 от величины К. При снижении выходной часк тоти цифрового синтезатора в 2 раз, в ДПКД 3 в работу включается К дополнительных разрядов, что приводит к увеличению числа ступенек аппроксимации и позволяет сохранить частоту квантования постоянной, Поэтому для фильтрации гармоник вида Г +Гдостаточно одного неперестраиваемого фольтра нижних частот, обеспечиваю" щего подавление 30-40 дБ на частоте на порядок, превышающий верхнюю частоту рабочего диапазона, Уровень нелинейных искажений (гармоник) определяется параметрами ЦАП 6 и числом ступеней аппроксимации. Побочные спектральные составляющие возникают только в ПЦС 2 (из-за некратности его выходной частоты с частотой опорного генератора 1) и дополнительноя+ к+ослабляются в 2 раз при делении частоты в ДПКД 3 и формирователе 4.Ф о р м у л а изобретенияЦифровой синтезатор частоты, содержащий последовательно соединенные опорный генератор и пассивный цифровой синтезатор, последовательно соединенные формирователь кода адреса, блок постоянного запоминания, цифроаналоговый преобразователь и фильтр нижних частот, а также управляемый ключ, о т л и ч а ю щ и й с я тем, что, с целью расширения диапазона выходных частот и повышения спектральной чистоты выходных сигналов, в него введены последовательно соединенные первый регистр сдвига и делитель с переменным коэффициентом деления, выход переноса которого подключен к тактовому входу формирователя кода адреса, а также второй регистр сдвига, разрядный выход которого подключен к управляющему раз 5рядному входу пассивного цифровогосинтезатора, тактовые входы первогорегистра сдвига и второго регистрасдвига объединены и подключены к выходу управляемого ключа, инверсныйвыход старшего разряда второго регистра сдвига подключен к первомууправляющему входу управляемого ключа, к сигнальному входу которого подключен выход опорного генератора,тактовый вход делителя с переменнымкоэффициентом деления подключен квыходу пассивного цифрового синтезатора, разрядный выход делителя спеременным коэффициентом деления подключен к другому разрядному входублока постоянного запоминания, второй управляющий вход управляемогоключа, вход записи второго регистрасдвига и вход обнуления первого ре 25 гистра сдвига объединены и являютсявходом сигнала переключения частоты,разрядный вход второго регистра сдвига является входом сигнала кода выходной частоты цифрового синтезаторачастоты,