Устройство преобразования входного двоичного сигнала в телеграфный сигнал

(19) И 650 4 Н 04 1, 25/20 ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ БРЕТЕНИ ОПИСАНИ ЛЬСТВ АВТОРСКОМУ СВИД(088.8)свидетельство СССРН 04 1. 25/20, 1983.ПРЕОБРАЗОВАНИЯ ВХОДСИГНАЛА В ТЕЛЕГРАФНЬЙ тносится к электро тени ньшен и 929276/24(57) Изобретенисвязи. Пель изопотребляемой мочения делителейсодержит двухпо ности за счет исклю напряжения. Устр-во ярныв источники 1 и 2 питания и смещения, п-р-п- и р-и-рфаэоинвертирующие транзисторы (Т) 3и 4, диоды 7 и 8, р-и-р- и и-р-и-выходные Т 9 и 10, резисторы 11-17 иограничители 5 и 6 тока, выполненныекаждый из Т 18 и 19 и резисторов 20и 21, Из-за отсутствия делителей напряжения в ограничителях 5 и 6 токаданное устр-во потребляет и рассеивает меньшую мощность и менее критичнок разбросу номиналов резисторов и.параметров используемых Т. Устр-вопо п.2, ф-лы отличается выполнениемограничителей 5 и 6 тока. 1 з,п.ф 11 13209Изобретение относится к электросвязи и можетбыть использовано длясопряжения источников цифровой информации с телеграфными каналами связи,Цель изобретения - уменьшение потребляемой мощности за счет исключенияделителей напряжения,На чертеже представлена принципиальная электрическая схема устройствапреобразования входного двоичного 10сигнала в телеграфный сигнал,Устройство преобразования входного двоичного сигнала в телеграфныйсигнал содержит двухполярный источник 1 питания, двухполярный источник 2 смещения, и-р-и-фазоинвертирующий транзистор 3, р-и-р-фазоинвертирующий транзистор 4, первый и второй ограничители 5 и 6 тока, первый и20 второй диоды 7 и 8, р-п-р-выходной транзистор 9, и-р-и-выходной транзистор 10 и первый - седьмой резисторы 11-17 соответственно, а каждый ограничитель тока содержит первый и второй транзисторы 18 и 19 и первый и второй резисторы 20 и 21 соответственно.Устройство преобразования входного двоичного сигнала в телеграфный сигнал работает следующим образом.При подаче на блокировочные входы устройства напряжений, при которых первый и второй диоды 7 и 8 закрыты, и при наличии на сигнальном входе логической единицы, и-р-и-фазоинвертирующий транзистор 3 открыт и насыщен, а р-п-р-фазоинвертирующий транзистор 4 закрыт. Закрыт также и-р-и"40 выходной транзистор 10, а р-п-р-выходной транзистор 9 открыт, На базу второго транзистора 19 первого ограничителя 5 тока через первый резистор 20 поступает напряжение положительной полярности, которое открывает этот транзистор. Через открытый первый транзистор 19 первого ограничителя 5 тока относительно его эмиттера подают отпирающий потенциал, что приводит к открыванию первого транзисто 50 ра 18 первого ограничителя 5 тока, что в свою очередь вызывает шунтирование первого резистора 20 и на выходе устройства появляется потенциал положительной полярности, равный раз 55 ности напряжений на плюсовой шине источника 1 питания и падений напряжений на открытых выходном р-и-р 09 2транзисторе 9 и первом транзисторе 18 первого ограничителя 5 тока.При наличии на сигнальном входе устройства логического нуля открыт и насыщен р-и-р-фазоинвертирующий транзистор 4, открыт также выходной п-р-п-транзистор 10, а транзисторы 3 и 9 закрыты. На базу второго транзистора 19 второго ограничителя 6 тока через первый резистор 20 поступает напряжение отрицательной полярности, открывающее его. Через открытый транзистор 19 второго ограничителя 6 тока на базу первого транзистора 18 относительно его эмиттера подают отпирающий потенциал и этот транзистор открывается. Открытый транзистор 18 шунтирует первый резистор 20 второго ограничителя тока и на выходе устройства появляется сигнал отрицательной полярности.При перегрузке, возникающей из-за короткого замыкания в линии, подключаемой к выходу устройства, или при появлении в ней встречного напряжения происходит следующее. Если при этом на входе устройства действует сигнал логической единицы, то на базу второго транзистора 19 первого ограничителя 5 тока поступает запирающий потенциал, что вызывает запирание также и первого транзистора 18, в результате чего через второй транзистор 19 течет небольшой ток, величина которого зависит от величины первого резистора 20, определяющего также и величину тока, отбираемого от плюсовой шины источника 1 питания.Аналогичные процессы протекают во втором ограничителе 6 тока при наличии на сигнальном входе устройства сигнала логического нуля и при коротком замыкании в линии или при появлении в ней встречного напряжения.При необходимости блокировки устройства на его блокировочные входы необходимо подать напряжения, отк 1 ывающие диоды 7 и 8:8 лПм П,пр в176 лгНсмл П п фгде П- падение напряжения на открытом диоде; П,ми О, - напряжения смещения наплюсовой и минусовой шинах источника 2 смещения.Таким образом, предлагаемое устройство по сравнению с известным3 132 из-за отсутствия делителей напряжения в ограничителях тока потребляет и рассеивает меньшую мощность и менее критично к раэбросу номиналов резисторов и параметров используемых транзисторов. 0909 4и седьмого резисторов соединены соответственно с плюсовой и минусовойшинами и.точника питания и общей ши-.ной, о т л и ч а ю щ е е с я тем,что, с целью уменьшения потребляемоймощности эа счет исключения делителей .напряжения, вторые выводы пятогои шестого резисторов соединены с базами соответственно р-и-р- и п-р-п-вы ходных транзисторов, эмиттеры которыхсоединены соответственно с плюсовойи минусовой шинами источника питания,коллекторы выходных транзисторов соединены с входами соответствующих 15 ограничителей тока, основные и дополнительные выходы которых соединенысоответственно с выходом устройстваи вторым выводом седьмого резистора. формула изобретения 1. Устройство преобразования входного двоичного сигнала в телеграфный сигнал, содержащее двухполярные источник питания и смещения, два фазоинвертирующих транзистора разного типа проводимостей, два ограничителя тока, два диода и два выходных транзистора разного типа .проводимости, причем база р-и-р-выходного транзистора через первый резистор соединена с коллектором и-р-и-фазоинвертирующего транзистора, база п-р-и-выходного транзистора через второй резистор подключена к коллектору р-п-р-фазоинвертирующего транзистора, анод первого диода соединен с базой и-р-ифазоинвертирующего транзистора и первым выводом третьего резистора, катод второго диода подключен к базе р-и-рфазоинвертирующего транзистора и первому выходу четвертого резистора, вторые выводы третьего и четвертого резисторов объединены с сигнальным входом устройства, блокировочными входами которого являются катод и анод первого и второго диодов соответственно, при этом эмиттеры фазоинвертирующих транзисторов подключены к соответствующим шинам источника смещения, первые выводы пятого, шестого 20 2. Устройство по п.1, о т л и -ч а ю щ е е с я тем, что каждый ограничитель тока выполнен на парахтранзисторов разного типа проводимостей, причем эмиттер первого транзи стора соединен с первым выводом первого резистора и через второй резистор с коллектором второго транзистораи базой первого транзистора, коллектор которого объединен с базой второ го транзистора, вторым выводом первого резистора и является основнымвыходом ограничителя тока, входом идополнительным выходом которого являются эмиттеры первого и второготранзисторов соответственно, при этомпервый транзистор первого ограничителя тока и второй транзистор второгоограничителя тока являются транзисторами р-и-р типа проводимости,Составитель В.ЗенкинТехред М.Ходанич Корректор М.Шароши Редактор М.Петрова Заказ 2669/57 Тираж 638 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5