Цифровое фазовое звено

Номер патента: 658770

Опубликовано: 25.04.1979

Авторы: Бездольный, Максимов, Стомахин

МПК: H04L 27/12

Метки: манипулятор, цифровой, частотно-фазовый

...частоты, причем соответствующий выход делителя частоты подключен к первому входуэлемента И, на второй вход которого поданинформационный сигнал,3На фиг. 1 изображена структурная электрическая схема предлагаемого манипулятора; на фнг. 2 - диаграмма напряженийЦифровой частотно-фазовый манипулятор содержит два опорных генератора 1, 2,коммутатор 3, делитель 4 частоты, формив рователи 5, 6 фазоманипулированных сигналов, сумматор 7, сглаживающий фильтр8, элемент И 9.им обраУстройство работает следующзом.Манипулируемые частоты с онераторов 1, 2 поступают на комкоторый управляет сигналом частнипуляции. С выхода делителясигнал поступает на формироватфиг, 26), а с промежуточного ввв лителя ., 4 частоты (см. фнг. 2поступает на элемент И 9 и фор6....

Номер патента: 993151

Опубликовано: 30.01.1983

Авторы: Ковтун, Коровин

МПК: G01R 25/08

Метки: сдвига, фазового, цифрового

...временной интервал, На длительность периода исследуемых сигналов.Согласно сказанному, Т =(3,6102.71,3 5)10=(360-356,6 ) 10 =3,5 10 =35 мкс.Формирование кода этого временно-.го интервала не займет существенноговремени, так как на определениеТможно использовать первый нэчйсла подсчитываемых периодов,Определение произведения Тизм.фМосуществимо в самом процессе подсчета числа периодов при использованиипоследовательного суммирования кодаТ изм. каждым подсчитываемым сигналом из числа Мр . Таким образом,код произведения Т измМи можетбыть получен уже в момент завершенияинтервала Тн. В этот же момент:может быть получен и код разности(Ти -Теизм. М ), если для формироваИ 1 Х 1 фния разности использовать параллельное суммирование при вводе...

Номер патента: 375772

Опубликовано: 01.01.1973

Автор: Кислюк

МПК: H03K 5/01

Метки: автоподстройки, фазовой, цифровое

...в старшем разряде усреднителя 10 нуля (а=О) и в (т=1) - (т+г)-ом разрядахчисла (2 - 1 - Р) на выходе ячейки 38 И за время появления 2" импульсов на выходе Й-го разряда управляемого делителя 4 вырабатывается Р импульсов исключения. Число первых т разрядов усреднителя 10 частотных ошибок определяет степень подавления помех в кольце частотной автоподсройки. Выход 12 добавления узла коммутации подсоединен ко входу 5 добавления управляемого делителя через элементы узла 14 памяти (триггер 39, элемент 40 задержки, ячейка 41 совпадения) и ячейку 29 ИЛИ. Поступающий импульс добавления устанавливает триггер 39, который через элемент 40 задержки открывает ячейку 41 совпадения, В момент, когда усреднитель 7 фазовых ошибок не вырабатывает импульса...

Номер патента: 681574

Опубликовано: 25.08.1979

Авторы: Алехин, Кириллов, Сингосин

МПК: H04L 27/14, H04L 27/32

Метки: детектор, цифровой, частотно-фазовый

...вызывают их опрокидывание, причем в зависимости от знака предшествующей частотной расстройки на выходе одного из основных триггеров 1 или 2 формируются короткие импульсы, а на выходе другого получаются импульсы с длительностью, пропорциональной разности Фаз. При одинаковой частоте повторения входных импульсов, что соответствует режиму синхронизации, выходные колебания основных триггеров через ключи 7 и 8 соответственно поступают на выходы частотно-Фазового детектора.Если в данный момент времени импульсы с длительностью, пропорциональной разности Фаэ, Формируются основный триггером 1, то дополнительный триггер 3 находится в состоянии, разрешающем прохождение через ключ 7 импульсов основного триггера 1. 45 Одновременно разрешающий...

Номер патента: 864182

Опубликовано: 15.09.1981

Авторы: Кузнецов, Милов

МПК: G01R 25/08

Метки: измеритель, сдвига, фазового, цифровой

...1 и 2 им пульсов поступают на блок 10 определения знака. При этом, если первым приходит положительнйй фронт с формирователя 1, блок 10 определения знака выдает знак "-ф (второй сигнал щ отстает по фазе на времядс), если с формирователя 2 - знак "+" (опережение).По этим сигналам распределитель 11.сигналов формирует сначала сигнал равный сдвигу между входными сигналами дс, а затем - равный половинетпериода входного сигнала в , Эти2сигналы поступают на сумматор 12,на первом выходе которого выделяетТся сигнал д с, на втором -- ,Сигнал д.с с первого выхода сумматора 12 открывает первый ключ 4 ичастота Го с эталонного генератора.3 через делитель 13 частоты поступает на двоичный счетчик б импульсовсдвига фазы. За время дс на двоичный...