Цифровой синтезатор частот

(51)4 н 03 В 19 ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТ СССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ И ИЗОБРЕТЕНИЯ ИСА ТЕЛЬСТВ(56) Патент США У 3831015,Н кл/197, кл, С 06 Г 15/34,1974.Гнатек Ю.Р, Справочник по цифроаналоговым и аналого-цифровымпреобразователям. М,: Радио и связь,1982, с. 255-259К АВТОРСКОМУ СВ 80121 19(54) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ(57) Изобретение относится к радиотехнике и может использоваться вустройствах вычислительной и измерительной техники. Цель изобретенияполучение последовательности фиксированных значений расстроек, независящих от центральной частотыдиапазона. Блок 2 установки частотыустанавливает число К , определяющее значение центральной выходнойчастоты . Пересылку числа К в дво.ичном коде в накапливающий сумматор 5 через неремножитель П 4 обеспечивает регистр 3 частоты, П 4обеспечивает умножение числа Кцна код величины р асстр ойки хр анящейся в блоке памяти (БП) 1 ОРазрядность П 4 и БП 10 определяетсятребуемой точностью установки расстройки, а также центральной частоты. Емкость БП 10 при этом зависит от кол-ва расстроек. Вычис -литель амплитуды б на основе данных и текущей фазы вычисляет цифровые значения модуля текущей амплитуды, а знак амплитуды с выхода 1210198сумматора 5 поступает непоср едствен- но в цифроаналоговый преобразователь 7 и на вход счетчика 9. Счетчик 9 подсчитывает кол-во периодов синтезируемого синусоидапьного сигнала и обеспечивает смену коэф.р ас стр ой ки . Цифр о ан ало го вый пр еобразователь 7 преобразует дискретные значения амплитуды в ступенчатый аналоговый сигнал, первая гармоника которого выделяется при помощи фильтра 8 нижних частот, 1 ил.Изобретение относится к радиотехнике и может использоваться в устройствах вычислительной и измерительной техники,Цель изобретения - получение последовательности фиксированных значений расстроек, не зависящих от центральной частоты диапазонаНа чертеже представлена структурная схема цифрового синтезатора частотЦифровой синтезатор частот содержит тактовый генератор 1, блок2 установки частоты, регистр 3частоты, перемножитель 4 кодов,накапливающий сумматор 5, вычислитель 6 амплитуды, цифроаналоговыйпреобразователь (ЦАП) 7, фильтр нижних частот (ФНЧ) 8, счетчик 9,блок 10 памяти,Цифровой синтезатор частот работает следующим образом,Блоком 2 установки частоты устанавливается число К, определяющее значение центральной выходной частоты диапазона 1 . Регистр 3 с тактовой частотой 1 обеспечивает пересыпку числа К в двоичном коде в накапливающий сумматор 5 через пере- множитель 4, Перемножитель 4 может быть выполнен на основе или матричных умножителей, или постоянных запоминающих устройств и обеспечивает умножение числа К на код вели" чины расстройки М, хранящихся в блоке 1 О памяти, Разрядный и знаковый БОК выходы накапливающего сумматора 5 содержат информацию о фазе синусоидального сигнала в пределаходного периода, Приращение фазы( в радианахна каждом такте тактовой частоты определяется выражением2 ЯКцЯ /2, где 2 - емкость накаплиН М.)вающего сумматора 5, причем 1 с КИ - 2 , следовательно, минимальноеприращение Фазы определяется толькозн ачени ем й и р авно " 7/3Вычислитель 6 амплитуды на основевведенных данных и текущей фазывычисляет на каждом такте частотыци Фр о вы е з н ач ения модуля те кущейамплитуды. Знак амплитуды с выхода5 Ю накапливающего сумматора 5 поступаетт не по ср ецст венно в ЦАП 7и на вход счетчика 9,ЦАП 7 преобразовывает дискретныезначения амплитуды в ступенчатый0аналоговый сигнал, первая гармоникакоторого выделяется при помощи ФНЧ 8.На выходе цифрового синтезаторачастот получается множество различных последовательностей частот,причем каждая из частот отдельнорассматриваемой последовательностиопределяегся произведением центральной частоты, задаваемой блоком 2установки частотыГ, К/2"на коэффициент расстройки МР.1цу 1, 1 ц Р 1 т цПри этом количество частот Гццможет достигатьвеличины 11 = 2/4,Д.Зб при условии, что высшие частотыформируются не менее, чем четырьмаотсчетами на период, В значительноменьших пределах может быть коли1210198 4 формула изобретения Разрядность перемножителя 4, блока 10.памяти определяется требуемой точностью установки расстройки,. а также центральной частоты, Емкость блока 10 памяти при этом зависит лишь от количества рас в , строек. Составитель Ю, КовалевРедактор Р,Цицика Техред М.Пароцай Корректор И,Эрдейи Заказ 530/58 Тираж 818 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб д. 4/5 Филиал ППП "Патент", г.ужгород, ул, Проектная, 4 чество Р коэффициентов расстройки,Таким образом, на выходе заявленного устройства можно получитьмножество Р последовательностей впроизвольном временном сочетании,каждую длиной Р частот, причемЕРМ . Счетчик 9 подсчитывает количество периодов синтезируемого синусоидаль - ного сигнала и обеспечивает смену коэффициентам расстройки, Блок 1 О памяти выполняет функции хранения заданной последовательности необходимых значений расстроек и регенерацию этой последовательности по сигналам управления, поступающих со старших п разрядов счетчика 9. Количество коэффициентов расстроек Р при этом равно 2 . Смена коэффициента расстройки происходит авто е-р матически после отработки 2периодов выходного синусоидального сигнала, независимо от величины рас" стройки, здесь- полная разрядность счетчика 9 (еи) . Цифровой синтезатор частот, содержащий последовательно соединенные блок установки частоты и регистрчастоты, последовательно соединенные накапливающий сумматор, вычислитель амплитуды, цифроаналоговыйпреобразователь и фильтр нижних 1 О частот, последовательно соединенныесчетчик и .блок памяти, а также тактовый генератор, при этом управляювже входы регистра частоты, накапливающего сумматора, вычислителяамплитуды и цифроаналогового преобразователя объединены и подключенык выходу тактового генератора, авыход старшего разряда накапливающего сумматора соединен со знаковым .входом цифроаналогового преобразователя, отличающийсятем, что, с целью получения .последовательности фиксированных значенийрасстроек, не зависящих от централь 25ной частоты, между поразряднымивыходами регистра частоты и соответствующими поразрядными входаминакапливающего сумматора введенперемножитель кодов, вторая группавходов которого подключена к соот 30О ветствующим поразрядным выходамблока памяти, а вход счетчика соединен с выходом старшего разряданакапливающего сумматора,