Умножитель частоты

(51) Н 03 В 19/10 ОПИСАНИЕ ИЗОБРЕТЕНИЯ 4 ДЕТЕЛЬСТ ТОРС КОМ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(21) 3700531/24-09(71) Уфимский ордена Ленина авиационный институт им. Орджоникидзе (72) В.Н. Турбабин и А.ф. Павлов (53) 621,374.4 (088.8)(56) Авторское свидетельство СССР В 780147, кл. Н 03 В 19/10, 10.04.78.Авторское свидетельство СССР В 285987, кл. Н 03 В 19/10,03.06.68. (54)(57) УИНОЖИТЕЛЬ ЧАСТОТЫ, содержащий двухполунериодный выпрямитель, к выходу которого подключены первые входы первого и второго амплитудных компараторов, вторые входы которых соединены с выходами соответственно первого и второго делителей напряжения, а выходы первого и второго амплитудных компараторов подключены к входам соответственно ЯО 1193764 первого и второго формирователейимпульсов, выходы которых подключены к соответствующим входам сумматора, о т л и ч а ю щ и й с я тем,что, с целью повышения точностиумножения частоты, в него введеныпоследовательно соединенные дифференциатор и третий амплитудный компаратор, выход которого подключенк управляющему входу введенногоблока запоминания пикового напряжения, входы первого и второго делителей напряжения объединены и подключены к выходу блока запоминанияпикового напряжения, сигнальныйвход которого объединен с входомдифференциатора и подключен к выходудвухполупериодного выпрямителя, адругой вход третьего амплитудногокомпаратора является опорньпк входом умножителя частоты.Изобретение относится к радиотехнике и может найти применениев различных устройствах вычислительной и измерительной техники, в которых требуется преобразование гармонического напряжения в периодическую последовательность импульсов,период которых в целое число разменьше периода гармонического напряжения,Целью изобретения является повышение точности умножения частоты.На Фиг.1 приведена электрическаяструктурная схема умножителя частоты,на Фиг.2 - диаграммы, поясняющиеработу умножителя частоты.Умножитель частоты содержит двухполупериодный выпрямитель 1, дифференциатор 2, первый амплитудныйкомпаратор 3, второй ампдитудныйкомпаратор 4, первый 5 и второй 6делители напряжения, третий амплитудный компаратор 7, блок 8 запоминания пикового напряжения, первый 9и второй 10 Формирователи импульсови сумматор 11,Умножитель частоты работает следующим образом.Напряжение входного сигнала(фиг.24) поступает на двухполупериодный выпрямитель 1, на выходе которого Формируется последовательность импульсов (фиг.2 ). Эти импульсы в первом 3 и втором 4 амплитудных компараторах сравниваются сопорными постоянными напряжениями,которые подаются на вторые входыпервого и второго амплитудных компараторов соответственно с первого5 и второго 6 делителей напряжения.При совпадении уровней напряжений импульсов, снимаемых с выходадвухполупериодного выпрямителя 1с опорными напряжениями Ж, и БФиг.2 6), поступающими с первого 5и второго 6 делителей напряжений,на выходах первого 3 и второго 4амплитудных компараторов появляются управляющие сигналы, которые в 5 10 15 20 25 ЗО 35 40 45 первом 9 и втором 10 Формирователях импульсов преобрауются в последовательности импульсов. Эти последовательности импульсов поступают на соответствующие входы сумматора 11, на выходе которого формируется периодическая последовательность импульсов (Фиг.2 Р), период которой в целое число раэ (для показанного на Фиг.2 примера в 8 раэ) меньше периода входного сигнала. Для того, чтобы длительность периодов следования выходных импульсов в пределах периода входного сигнала поддерживалась с высокой точностью при изменениях амплитуды входного сигнала, в умно- жителе частоты имеется цепь для формирования опорных постоянных напряжений, которая содержит последовательно соединенные дифференциатор 2, третий амплитудный компаратор 7 и пиковый запоминающий блок 8. С выхода двухполупериодного выпрямителя 1 на вход дифференциатора 2 поступают импульсы, которые в нем смещаются по фазе на 90 ф и в третьем амплитудном компараторе 7 сравниваются с опорным напряжением П (Фиг,2 е). На выходе третьего амплитудного компаратора 7 формируется последовательность импульсов (фиг.2 ), поступающих на вход управления пикового запоминающего блока 8, сигнальный вход которого соединен с выходом двухполупериодного выпрямителя 1,При поступлении каждого последующего импульса (Фиг,2 г) в пиковом запоминающем блоке 8 происходят стирание предыдущей записи и запись уровня амплитуды следующей полуволны напряжения, поступающего на сигнальный вход блока запоминания пикового напряжения 8. В интервале времени до следующего импульса (Фиг.2 ъ) это напряжение поступает на первый 5 и второй 6 делители напряжения для установки опорйых напряжений Б и У(Фиг.26).1193764 оставитель Б. Павловехред С.Мигунова Корректор М. Макснмишин В. Иванов едакт Заказ 7323/ иал ППП "Патент", г. Узтород, ул. Проектная,4 Тирак ВНИИПИ Государ по делам изо 13035, Москва, Ж 871 Подписноетвенного комитета СССРретений и открытий35, Раушская наб д. 4/5