Эмиттерный повторитель

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК А 4(51) Н 03. Г 3/50 ОПИСАНИЕ ИЗОБРЕТЕНН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) 1. Авторское свидетельство СССРУ 785952, кл. Н 03 Р ЗI5, 08.01.79.2. Авторское свидетельство СССРВ 932593, кл. Н 03 Р 3/50, 20,12.77(54)(57) ЭМИТТЕРНЫЙ ПОВТОРИТЕЛЬ, содержащий первый и второй транзисторы,имеющие разную структуру, базы котовых объединены и являются входомэмиттерного повторителя, эмиттерпервого транзистора через источник - тока соединен с первой шиной источника питания эмиттер второго тран. зистора соединен с выходом отражателя тока, выводы питания которого под-.ключены к второй шине источника питания, и является выходом эмиттерногоповторителя, а коллектор соединен спервой шиной источника питания;о т л и ч а ю щ и й с я тем, что,с целью повышения быстродействия путем уменьшения времени установления,в него введены первьп(, второй и третий дополнительные транзисторы, дополнительный источник тока., диодная цепь и резистор, включенный между эмиттерами второго и третьего дополнительных транзисторов., причем база второго дополнительного транзистора соединена с эмиттером первого транзистора, коллектор которого соединен с второй шиной источника питания,. а коллектор - с входом отражателя тока, к выходу которого подключена база первого дополнительного транзистора, коллектор которого соединен с второй шиной источника питания, а эмиттер через диодную цепь - с выводом до- ф полнительного источника тока, соединенного другим выводом с первой шиной источника питания, и с базой третьего дополнительного транзистора, ФФ включенного по схеме с общим коллектором,. при этом структура первого и второго дополнительных транзисторов соответствует структуре первого транзистора, а структура третьего дополнительного транзистора -структуре второго транзистора.8841142Изобретение относится к радиоэлектронике и может использоваться в операционном усилителе, работающем наемкостную нагрузку.Известен повторитель, содержащийпервый и второй входные транзисторы,имеющие разную структуру, к эмиттеру каждого из которых через отражатель тока подключен непосредственноисточник стабильного тока и черезколлектор другого транзистора 1 .Однако в известном устройственеобходимым условием для повышениябыстродействия является наличие симметричного выхода, соединенного с емкостной нагрузкой. При несимметричном выходе выигрыша в быстродействиине будет.Наиболее близким к предлагаемомупо технической сущности является Иэмиттерный повторитель, содержащийпервый и второй транзисторы, имеющиеразную структуру, базы которых объединены и являются входом эмиттерногоповторителя, эмиттер первого транзистора через источник тока соединенс первой шиной источника питания,эмиттер второго транзистора соединенс выходом отражателя тока, выводыпитания которого подключены к второй.30шине источника питания, и являетсявыхоцом эмиттерного повторителя, аколлектор соединен с первой шинойисточника питания, а также коьденсатор, шунтирующий источник тока 21.Однако в данном эмиттерном повторителе при рассогласовании нагрузочной емкости и емкости конденсатораэмиттерного повторителя увеличивается время установления и тем самым рснижается быстродействие,Цель изобретения - повышение быстродействия путем уменьшения времениустановления.Поставленная цель достигается тем,д 5что в эмиттерный повторитель, содержащий первый и второй транзисторы,имеющие разную структуру, базы которых объединены и являются входомэмиттерного повторителя, эмиттер пер-рвого транзистора через источник токасоединен с первой шиной источникапитания, эмиттер второго транзисторасоединен с выходом отражателя тока,выводы питания которого подключены ук второй шине источника питания, иявляется выходом эмиттерного повтори теля, а коллектор соединен с первой шиной источника питания, введены первый, второй и третий дополнительные транзисторы, дополнительный источник тока, диодная цепь и резистор, включенный между эмитерами второго и. третьего дополнительных транзисторов, причем база второго дополнительного транзистора соединена с эмиттером.первого транзистора, коллектор которого соединен с второй шиной источника питания, а коллектор - с входом отражателя тока, к выходу которого подключена база первого дополнительного транзистора, коллектор которого соединен с второй шиной источника питания, а эмиттер через диодную цепь - с выводом дополнительного источника тока, соединенного другим выводом с первой шиной источника питания, и с базой третьего дополнительного транзистора,.включенного по схеме с общим коллектором, при этом структура первого и второго дополнительных транзисторов соответствует структуре первого транзистора, а структура третьего дополнительного транзистора - структуре второго транзистора.На чертеже представлена электрическая принципиальная схема эмиттерного повторителя.Эмиттерный повторитель содержит первый и второй транзисторы 1 и 2, первый, второй и третий дополнительные транзисторы 3 - 5, источник 6 тока, дополнительный источник 7 тока, отражатель 8 тока, диодная цепь 9, резистор 10, первая и вторая шины 11 и 12 источника питания.Эмиттерный повторитель работает следующим образом.При появлении на входе эмиттерного повторителя крутого перепада напряжения определенной полярности (для схемы, изображенной на чертеже - отрицательного) из-за наличия емкости нагрузки происходит запаздывание напряжения на эмиттере второго транзистора 2 от напряжения на базе что обеспечивает резкое увеличение эмиттерного тока данного транзистора и быструю перезарядку нагрузочной емкости. Скорость нарастания напряжения при передаче перепада этой полярности на эмиттерах первого и первого дополнительного транзисторов 1 и 3зависит от величин токов, поступающих из источника 6 и дополнительного исЗаказ 749/44 .ОДПИСНОФ ВНИИПИТираж 872 ОСС филиал ПОП Ъг. Ужгоррд 3 1 точника 7 токов. При определенном соотношении этих токов (ток источника 6 тока превышает ток дополнительного источника 7 тока) изменение напряжения на эмиттере первого транзистора 1 будет происходить быстрее, чем на эмиттере первого дополнительного транзистора 3, в результате чего второй и третий дополнительные транзисторы 4 и 5 закрываются и выходной ток отражателя 8 тока уменьшается, что еще больше увеличивает скорость перезарядки емкости нагрузки.При передаче крутого перепада противоположной полярности быстрее остальных изменяется напряжение на эмиттере первого транзистора 1. На эмиттере второго транзистора 2 вследствие небольших исходных значений режимных токов (порядка 10- 20 мкА) происходит затягивание фронта, которое без заметных изменений передается через первый дополнительный транзистор 3 и диодную цепочку 9 на базу третьего дополнительного 142884 4транзистора 5. В результате изменения напряжение на базе второго дополнительного транзистора 4 опережаетизменение напряжения на базе третье 5 го дополнительного транзистора 5,коллекторный ток второго дополнительного транзистора 4 возрастает (на несколько порядков), что приводит к такому же увеличению выходного тока 10 и быстрой перезарядке емкости нагрузки, Величины токов, протекающихв схеме в отсутствие сигнала, влияния на скорость передачи фронтовпрактически не оказывают и могут 15 быть сведены к минимально допустимымтокам для применяемого типа транзистора, Увеличение токов по сравнениюс токами покоя прекращается в тотмомент, когда амплитуда перепада 20 на выходе станет равной амплитудеперепада входного сигнала. Следовательно, время установления даннойсхемы ЗП при любой величине емкостинагрузки примерно на порядок меньше, 25 чем у прототипа, и составляет величину несколько десятков наносекунд.