Устройство взаимного фазирования пространственно разнесенных усилительных каналов

Номер патента: 1317673

Опубликовано: 15.06.1987

Авторы: Кнель, Оксман, Пекедов

МПК: H04H 5/00

Метки: приемное, сигнала, стереофонического

...напряжение несущей частоты через первый и второй автоматические фазорегуляторы 16 и 17 поступает на первый и второй демодуляторы 4 и 8 соответственно. Несущие частоты для первого и второго блоков 2 и 3 предварительных ступеней демодуляции могут быть получены с помощью блока 20 цифрового синтеза путем подачи на него сигнала (Гв - й), снятого с второго фильтра 22. В этом сигнале при вычитании устранена частотная ошибка. Первыйи второй автоматические фазорегуляторы 16 и 17 управляются выходными напряжениями фазового детектора 18, на входы которого подаются демодулированные сигналы конт. ролькой частоты, причем на один из входов фазового детектора 18 сигнал подается через фазорегулятор 19, который является ручным фазорегуУлятором и с...

Номер патента: 1651364

Опубликовано: 23.05.1991

Авторы: Агафонов, Китаина, Колобаев, Крюков, Куликов, Шевяков

МПК: H03K 7/06, H03M 1/00

Метки: датчика, преобразования, сигнала

...в этом устройстве для ускоренной начальной подстройки крутизны использовано другое техническое решение (фиг.2), Блок 15 содержит реверсивные счетчики 33 - 35, счетчик 36, первьп и второй Л-триггеры 37 и 39, коммутирующие элементы 40-.43.Блок 15 работает следующим образом.Импульс, подаваемый на шину 8 в начале калибровки (фиг,5 а), с шестого выхода блока 7 поступает на блок 15 и устанавливает в нулевое состояние по к-входам счетчик Зб, первый и второй П-триггеры 37 и 39 и по Ч-входам в начальное состояние реверсивные счетчики 33-35 в соответствии с выбранным начальным значением выходного кода блока 15. Далее работа блока 15 определяется количеством импульсов, поступающих с выхода второго элемента И 22 на С-входы счетчика 36 и реверсивных...

Номер патента: 1223403

Опубликовано: 07.04.1986

Авторы: Бычков, Дамбит, Калинин, Кузнецов, Ромашов, Тимофеев

МПК: H04N 5/14

Метки: изображения, искажений, коррекции, сигнала, телевизионного, формирования

...коды на выходе детектора 23 состояния системы - нулевые,и,поступая на вход блока 21 дешифратора, устанавливается такой код управления блоком 1 б цифровых ключей, при котором выход вто- . рого блока 15 памяти оказывается отключенным, а на выходе блока 16 цифровых ключей устанавливаются уровни логического нуля, которые подаются на вход селектора 17.Работу селектора 17 определяет блок 22 управления селектором, который в квадровом гасящем импульсе, поступающем на его синхровход, выдает на третьем выходе код управления, монотонно возрастающий от нуля до некоторого значения. Поскольку на входе селектора 17 нулевые потенциалы, то и на выходе будут тоже нули, Разрядность выхода селектора 17 соответствует разрядности кода управления,...

Номер патента: 1756830

Опубликовано: 23.08.1992

Автор: Портной

МПК: G01R 23/16

Метки: выходного, когерентного, мощности, объекта, сигнала, спектра

...усиления по каждомувходу второго сумматора 6 равны единице, На входе фильтра 11 действует сигнал,где Р - оператор преобразования Лапласа.Это можно объяснйть действием на входе третьего сумматора 10 суммы (х + - у)1 Р сигналов, каждый из которых усиливается с коэффициентом 0,5 и свойством инвертирования операционного усилителя 10.Аналогично можно показать, что на входе фильтра 18 действует сигнал- р, равный На входе фильтра 21 действует сигнал х. Каждый сигнал предложенного устройства в результате узкополосной фильтрации, квадратичного детектирования осуществляет выделение спектральной составляющей мгновенной мощности сигналов (1), (2), (3), (4) или х. После усреднения в каждом из каналов получается оценка спектральной плотности,...

Номер патента: 1837301

Опубликовано: 30.08.1993

Авторы: Аронштам, Ицкович, Кузнецов

МПК: G06F 13/00

Метки: вычислительной, каналом, связи, сопряжения, цифровой

...кодов представлена на фиг.13, где 45 ту сигнала Синхронизация обмена " на четвертом входе блока 3 интерфейса в означены: 165 - регистр сдвига, 166 - коммутатор, О-триггере адресного селектора, д 26 выхо 7 И. 7 - элемент ным сигналом которого разрешается работаСт ктурная схема блока 154 управле- его внутреннего дешифратора, анализирую я представлена на фиг.14, где обозначе щего значение разрядо Д , Д , рделяющих адрес одного из блоков 8, 9, 10168, 169 - элементы ИЛИ, 170 - инвер- устройства (сигналы на выходах 3,4,5 блока р, 171 - 173 - триггеры, 174 - 177, - злемен интерфейса).Для переключения двунаправленныхСтруктурная схема дискриминатора 12 55 магистральных буферов 20 при чтении инриведена на фиг.15, где обозначены: формации...