Многоканальный цифрово-аналоговый преобразователь

(19) ( НН 03 К 13 02Вс ОСУДАРСТВЕННЫЙ КОМИТЕТ СС ЕЛАМ ИЗОБРЕТЕНИЙ И ОТН ПОД РЫТИИОПИСАНИЕ ИЗОБРЕТЕНИЯ СВИДЕТЕЛЬСТВ М АВТОР о(56) 1, Авторское свидетельство СССРМ 340077, кл, Н 03 К 13/03,29.06.70,2. Тутевич В. Н. ТелемеханикаМ., фЭнергия", 1973, с. 296,рис. 13;33 (прототип)(54)(57) МНОГОКАНАЛЬНЫЙ ЦИФРОАНАЛОГОВЫЙ ПРЕОБРАЗОВАТЕЛЬ, содержащийгенератор импульсов, два счетчикаи щ В-триггеров, выход каждого изкоторых соединен через преобразователь длительности импульса в аналоговый сигнал с соответствующей выходной шиной устройства, о т л ич а ю щ и й с я тем, что, с цельюего упрощения, в него введены дешифратор, блок синхронизации, первый вход которого подключен к шине СИГ- НАЛ ЗАПИСИ, блок коммутации, сумматор н блок памяти, первый вход которого соединен с шиной входного кода второй вход - с выходом блока синхрониэации, третий вход - с выходом блока коммутации, а выход - с первым входом сумматора, выход которого подключен к информационным входам Р-триггеров, сннхрониэирующие входы которых соединены с соответствующими выходами дешифратора, вход котор го подключен к первому входу блока коммутации и первому выходу первого счетчика, второй выход которого через второй счетчик соединен с вторым входом сумматора, вход - с выходом генератора импульсов, вторым входом блока синхронизации и вторым входом блока коммутации, третий вход которого соединен с шиной кода адреса канала.50 Изобретение относится к импульсной технике и может найти применение в многоканальных системах телеизмерения, в системах с микропроцессорами,. а также в контрольно-измерительной аппаратуре.Известен многоканальный цифроаналоговый преобразователь (ЦАП),содержащий устройство управления,вентили, триггеры, ключи, интеграторы, коммутатор, схему сравнения и 10одноканальный преобразователь коднапряжение (,1 3.Недостатком устройства являетсясложность конструкции, обусловленная наличием одноканального, преобразователя код-напряжение, схемы сравнения и коммутатора в цепи обратнойсвязи.Известен многоканальный цифроаналоговый преобразователь, содержащийГенератор импульсов, схему сравнения,.два счетчика и ш 0-триггеров, выходкаждого иэ которых соединен черезпреобразователь длительности импульса в аналоговый сигнал с соответствующей выходной шиной устройства 23.Недостатком данного устройстваявляется большой объем оборудования,величина которого быстро увеличивается при увеличении количества каналов.30Цель изобретения - упрощение устройства.Поставленная цель достигаетсятем, что в многоканальный цифроаналоговый преобразователь, содержащий 35генератор импульсов, два счетчикаи щ в-триггеров, выход каждого иэкоторых соединен через преобразователь длительности импульсов в аналоговый сигнал с соответствующей выходной шиной устройства, введеныдешифратор, блок синхронизации, первый вход которого подключен к шинеСИГНАЛ ЗАПИСИ, блок коммутации, сумматор и блок памяти, первый вход 45которого соединен с шиной входногокода, второй вход - с выходом блока синхронизации, третий вход -с выходом блока коммутации, а выход - с первым входом сумматора,выход которого подключен к информационным входам Р-триггеров, синхронизирующие входы которых соединеныс соответствующими выходами дешифратора, вход которого подключен кпервому входу блока коммутации и , 55первому выходу первого счетчика,второй выход которого через второйсчетчик соединен с вторым входомсумматора, вход - с выходом генератора импульсов, вторым входом блока 60синхронизации и вторым входом блокакоммутации, третий вход которого со"единен с шиной кода адреса канала.На чертеже приведена Функциональная схема устройства,Устройство содержит в выходных индивидуальных каналов 1 и групповую часть 2.В каждом индивидуальном канале содержится 0-триггер 3, преобразователь 4 длительности импульса в аналоговый сигнал (ПДА),. выход которого соединен с соответствующей выходной шиной.Групповая часть 2 многоканального ЦАП состоит иэ генератора импульсов (ГИ) 5, блока б синхронизации, первого счетчика 7, дешифратора 8, блока 9 коммутации, блока 10 памяти (БП), второго счетчика 11, сумматора 12.Разрядность второго (опорного)счетчика 11 и сумматора 12 соответствует разрядности входного кода, а разрядность первого счетчика 7 (каналов) соответствует числу каналов щ.Устройство работает следующим образом.Входной цифровой код записывается непосредственно в блок 10 памяти, адресация которого осуществляется посредством блока 9 с источника информации, от которого поступают адрес канала, входной код параметра и сигнал записи, Сигнал разрешениязаписи в блок 10 синхрониэируется блоком б с началом одного из полутактов тактовой частоты генератора 5и ограничивается по времени длительноствю полутакта и, таким образом,запись информации не зависит от режима считывания информации из блока 10.Генератор 5 тактовой частоты управляет одновременно блоком 9 адресации БП и счетчиком 7 каналов,с выходов которого параллельные коды номеров каналов поступают наблок 9 коммутации адреса блока памяти и дешифратор 8,При считывании информации адре-сация блока 10 осуществляется черезблок 9 от счетчика 7 каналов,Генератор 5 разрешает прохождение кода адреса на вход блока 10на том же полутакте, когда разрешается передача через блок б сигналазаписи, а на противоположном полутакте на вход блока 10 через блок 9коммутации адреса поступает адрессчитывания кода очередного параметра от счетчика 7,Таким образом, на вход сумматора 12 во время полутакта считывания иэ блока 10 последовательно поступают кодовые значения всех параметров,Импульс переполнения счетчика 7каналов поступает на вход опорногосчетчика 11, вследствие чего импульсна движение опорного счетчика 11 поступает один раз за полный циклсчетчика 7 каналов,1046927 Составитель А. СимагинРедактор Е, Лушникова Техред О,Неце Корректор О. Тигор Заказ 7752/56 Тираж 936ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 Подписное филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 Таким образом, кодовые значениявсех параметров, поступающие из блока .10 на сумматор 12, последовательно сравниваются с каждым кодовымчислом, поступающим в параллельномкоде в сумматор 12 с выхода опорногосчетчика 11.Сигнал на выходе переноса сумматора 12 для каждого параметра появляется в том случае, когда сумма кодового числа, поступающего из блока10, и числа на выходе опорного счетчика 11 оказывается равной максимальному значению кодового слова и сохраняется до перехода опорного счетчика11 в исходное нулевое состояние,Сигнал переноса с выхода сумматора 12 подается параллельно на входы триггера 3 индивидуальных каналов 1. К входам С-триггеров 3 подключены, соответственно, выходы де-шифратора 8 номера канала,При этом триггер 3 соответствующего канала дважды опрокидываетсяза один цикл счета опорного счетчика 11. На выходе триггера 3 таким образом .формируется импульс, длительность которого пропорциональна цифровому коду данного канала, последовательность широтно-модулированныхимпульсов с выхода триггера 3 поз средством преобразователя 4 преобразуется в выходной аналоговый сигнал.Предлагаемое устройство позволяет существенно упростить индивидуальные схемы каналов, иэ которых 10 исключаются индивидуальные счетчики (динамическая память) и логические схемы управления счетчиками.Динамическая память (индивидуальная) заменяется статической памятью 15 БП, запись информации в которуюосуществляется с высоким быстродействием независимо от режима считывания информации иэ БП (прозрачнаязапись)При использовании предлагаемойсхемы ЦАП обеспечивается экономический эффект благодаря сокращениюзатрат на изготовление узлов индивидуальных каналов и на приобретениеИМС, устанавливаемых в узлах.