Устройство поиска неисправных блоков и элементов

(71 Восточно-Сибирский технологический институт и Бурятский научный центр (72) А,Н, Буйнов, 1 О.Ф. Мухопад, И.А. Ламбаева и В.Л. Скобинский(56) Авторское свидетельство СССР В 220636, кл. 6 06 Р 15/46, 1968.Авторское свидетельство СССР М 1309042, кл. 6 06 Р 15/461987,(54) УСТРОЙСТВО ПОИСКА НЕИСПРАВ НЫХ БЛОКОВ И ЭЛЕМЕНТОВ(57) Изобретение относится к вычислительной технике и может быть использовано в иг,ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИ К АВТОРСКОМУ СВ специализированных вычислительных системах и информационно-измерительных комплексах. Цель изобретения состоит в расширении области применения устройства путем одновременного контроля разнородных типовых блоков вычислительной техники. Устройство содержит два блока памяти 2 и 3 таблицы неисправностей, регистр оценки 5, регистр 10 параметров объекта, блок оценки 7 кода исправности, первый блок элементов 11 И, регистр результата 12, блок индикации 13, В устройство дополнительно введены два счетчика 1 и 21, рва блока 4 и 8 элементов ИЛИ, второй блок 6 элементов И и блок 15 контроля результата с соответствующими,связями. 3 з.п,ф-лы, 14 ил., 10 табл.ницей, что первые К импульсов при дребезге вызовут работу устройства, которая прекратится следующим импульсом и работа начнется заново, т,е, фактически из К импульсов только последний окончательно 5 запустит устройство в работу). Устанавливается в исходное состояние БУ 23 (фиг.б) (Т 50, Т 62, Т 104, Сч 44, Рг 42, Т 31) и само устройство поиска (фиг,2) оператором Ао (табл.3) за счет установки исходного (нуле вого) состояния Сч 1, Сч 21, регистров 5,10,12, триггеров 35,38 в блоке 15 контроля результата (фиг.З) и триггера Т 104 в узле 48 контроля правильности переходов; Через задержку 21 сигналом оператора А 19 15 БУ 23 (фиг,6,2, табл,3) осуществляется запись 1 (сигнал С 4), С 1(5 на Рг 05, код которого после А 19 становится равным 0111. Согласно алгоритму работы предлагаемого устройства поиска неисправных 20 блоков и элементов, если код параметров в РгПО 10 равен 000,0, а коды столбцов и строк таблицы. неисправностей одинаковы и равны 0111, то результатом работы всего устройства поиска должен быть код .1111 25 на регистре результата РгР 12 и БИ 13. Эта тестовая проверка и проводится в результате выполнения операторов А 1-А 5 (фиг.4), при этом сначала считывается код (А 1) регистров 5,10 через блок оценки Б 07 и через 30 элементы И 11 (фиг.2), производится запись промежуточного результата в РгР 12, при этом для прохождения элементов И 11 подается импульс Со(40) от элемента ИЛИ 40 БК 15 (фиг.2,3). Далее (А 2) считывается об ратный код РгР 12 и производится перепись его на Рг 05 и проверка БК 15 (сигнал С 1(34: имеется ли на РгР 12 хотя бы одна единица. Результат хранится на Т 35 в виде единичного (была единица) или нулево го состояния, Оператор АЗ устанавливает в нулевое состояние РгР 12, подготавливая его к приему следующего кода. Оператором А 4 производится считыванйе прямого кода РгР 10, Рг 05 и обратного кода Рг 05 45 через элементы И 6 (сигнал С 7(6, при отключении цепочек ИЛИ-НЕ 30.1-И 30.2 БО 7 (сигнал С 7(30 с записью результата на РгР 12 (сигнал С 1(12, при этом прохождение элементов И 11 обеспечивает сиг нал единичного плеча Т 35(фиг,3), если на предыдущем шаге работы БУ 23 в промежуточном результате имелась хотя бы одна единица (Э 1).. Оператор А 5 осуществляет запись счи тывания обратного кода РгР 12 (сигнал СЗ(12 и прием на Т 38 результата "свертки" этого кода элементом ИЛИ 33 БК 15. На Т 38 фудет зафиксирована 1 тогда, .когда код РгР 12 состоит из одних 1, т,е. 1111. Одновременно (параллельно) сигналом С 1(10) оператора А 5 осуществляется прием кода параметров объекта на РгПО 10. Затем производится проверка состояния Т 38: действительно.ли он не перешел в состояние 1(а 1 =1 если 1). Если это произошло (а 2 = О), то устройство поиска само является неисправным, выполняется оператор А 12 (фиг.4, табл,2) и работа прекращается.Оператор А 12 считывает во внешнюю микроироцессорную систему содержимое счетчика 1, регистра 12 результата, триггеров БК 15 Т 36 и Т 39, триггера фиксации ошибки Т 104 и подготавливает автоматическое отключение генератора импульсов ГИ 53 сигналом Снач,Если же тестовая проверка, дала пра=. вильный результат а 2 = 1, то осуществляется переход к опертору А 6 Заметим, что при тестовой проверке, за исключением 1 ПЗУ 2 и 2 ПЗУЗ, осуществляется проверка работы всех блоков и всех связей предлагаемого устройства поиска.Оператор А 6 устанавливает исходное состояние Рг 05, РгР 12 и БК 15 (35,38) и про-. изводит запись содержимого Сч 1 на адресные регистры ПЗУ 2,3 (который входит в состав ПЗУ 2,3 и на схемах фиг.2,3 не показан). Затем производится проверка логического условия й(а =1), если производится работа предлагаемого устройства в основ- ном режиме - поиск неисправных блоков и элементов). Если ао = 1, то производится считывание содержимого 1 ПЗУ 2 и РгП 010 и запись на Рг 05 (оператор А), затем по- вторяется операция А (табл.2) - получение промежуточного результата на РгР 12 и БК 15 (Т 35), после которого оператор.Аз формирует проверку промежуточного результата (аналогично оператору А 2 в части сигналов Сз(12), С 1(34 на БК 15 (Т 53) и сигналом Со(5) устанавливает в исходное состояние Рг 05, подготавливая его тем са-, мым к приему кода из РгР 12, Логический оператор а 1 проверяет, имеется ли хотя бы одна 1 (хотя.бы одна неисправность), если имеется, то осуществляется переход (операторы А 9-А 13) к вычислению номеров неисправных блоков. При этом оператором А 9 производится перепись обратного кода РгР 12 на Рг 05, оператором А 10 содержимое 2 ПЗУЗ (прямой код) также записывается на Рг 05, при этом за счет последовательной записи содержимого РгР 12 и ПЗУЗ на один и тотже регистр Рг 05 побитно осуществляется операция ИЛИ, так как Рг 05 предварительно устанавливается в "0". Оператором А 11, полностью аналогичном операторуА 4 кроме добавленного сиг-22 1709351 21 10 20 30 35 40 45 нала Са(104) - отсутствие ошибки в работе предлагаемого устройства, осуществляется вычисление окончательного результата и выдача (А 1 Э результата во внешнюю цепь с остановкой работы БУ 23 за счет отключения генератора 53 импульсов (фиг.4,6), Если же после оператора Ав проверкой а 1 будет установлено, что а 1 = О, то осуществляется проверка аз - не последняя ли это была . строка (столбец) таблицы неисправностей 0 = )азх. Если аз = 1,. то все проверки закончились, оператором А 17 производится установка нулевого состояйия триггера фиксации ошибки Т 104, регистра результата РгР 12, БК 15 и осуществляется переход к оператору Аи.Если аз = О, то к содержимому Сч 1 и Сч 21 прибавляется 1(А 1 и программа повторяется с оператора А 6То, что в основном режиме действительно будет найден номер неисправного блока или элемента в коде параметров объекта, . убедимся на примере: пусть для тестируемого устройства таблица функций неисправностей дана в виде табл.4.Образуем код параметров объекта в виде логического умножения столбца 4 и 12; что,очевидно соответствует одновременно двум неисправностям и убедимся, что предлагаемое устройство выделит неисправные блоки в соответствии с описанным .алгоритмом функционирования структурной схемы.Тогда код параметров объекта примет вид: х 1 хо 2 хЪх 4 х 5 х бхоухо 8 х 9 х 10 х 11 х 12 х 13 1 1 1 0 0 0 0 0 1 1 1 0 0Пусть код параметров объекта записан уже в РгПО 10, 1 ПЗУ 2, 2 ПЗУЗ содержит ТФН объекта, а на Сч 21 установлено)лак - максимальное число столбцов (строк) ТФН оператором через вход, а тестовая проверка дает результат а 2 = 1. Тогда происходит переход к оператору Аб(фиг.4), который устанавливает. в исходное состояние триггеры 35, 38 БК 15, регистров Рг 05, РгР 12 и производит запись первого адреса столбца и строки таблицы функций неисправностей (ТФН) в адресные регистры 1 ПЗУ 2, 2 ПЗУЗ из содержимого Сч 1. Пусть выполняется логическое условиеао = 1,соответствующее работе устройства в режиме . поиска неисправных блоков. Тогда выпол няется оператор А 7, считывающий кбд параметров объекта из РгП 010 и код первого столбца ТФН из 1 ПЗУ 2 и записывающий его на Рг 05, затем выполняется оператор А 1 - считывание кода первого столбца из Рг 05,кода параметров объекта из РгП 010 и их запись в РгР 12,В результате выполнения оператора А 1 получается промежуточный результат на РгР 12. Оператор А 8 устанавливает в исходное состояние Рг 05, считывает обратный код с РгР 12, производит его запись нэ БК 15 (Т 35), формирует логический оператор й 1, проверяющий наличие хотя бы одной единицы в обратном коде. В рассматриваемом случае а 1 - 0 (табл.5). Тогда БК 15 (Т 31) осуществляет проверку условия аз - не последняя ли это была строка (столбец) ТФН О =)вах). В нашем случае аз = О, так как15 столбец не последний, тогда к содержимому счетчиков Сч 1, Сч 21 прибавляется 1 (оператор А 1 а).Цикл, включающий операторы и условия Аа.+а, = 1-+А 7 иА 1-;Аз-а 1 = 0"+А 18 46 повторяется до ввода четвертого столбца ТФН, т,е, для первого, второго и третьего столбца ТФН (табл,5 - 7), После ввода чет-. вертого столбца ТФН оператор А формирует й 1 = 1, т.е, фиксируется наличие котя бы одной неисправности (табл,8). Тогда осуществляется переход(операторы А 9-А 12) к вычислению номеров неисправных блоков,Оператор А 9 произведет перепись об-, ратного кода РгР 12 на Рг 05, оператор А 10 запишет код четвертой строки ТФН на Рг 05, при этом побитно осуществляется операция ИЛИ кода четвертой строки ТФН и обратного кода РгР 12, записанного на Рг 05 оператором А 9, производится установка в нулевое состояние РгР 12 (табл.9). Произойдет считывание обратного кода из Рг 05 на вторые входы 2 БЛСхИб, на первые входы которых поступает сигнал синхронизации С(6) из БУ 23, Выходные сигналы 2 БЛСхИ 6 поступают на входы синхронизации элементов ИЛИ-НЕ 30.3 Б 07, на первые входы которых считывается код параметров объекта из РгП 010. При этом сигналом С 7(30) на вторые входы элементов ИЛИ-НЕ 30,3 считываются нулевые сигналы.из цепочек элементов ИЛИ-НЕ 30.1 - И 30,2 БО 7,Элементы И 11 1 БЛСхИ синхронизируются сигналом С 5(40) БК 15, полученным при реализации оператора АЬ Результаты вычисления номеров неисправных блоков с выходом элементов И 111 БЛСхИ записываются на РгР 12 (табл.10),Оператором А 12 производится выдача результата на блок индикации БИ 13, на контроле появляется визуальная сигнализация о неисправности четвертого и.двенадцатого блоков.При ао = 0 осуществляется работа предлагаемого устройства в режиме расширенияобласти применения путем одновременного контроля разнородных типовых блоков вычислительйой техники, Режим работы (а 0 = 0 или а - 1) устанавливаегся опера:-.тором по входам 20-1 и 20-2 Для а 0 =0 рассмотрим режим контроля параметров запоминающих устройствКонтроль ЗУ производится с применением эталонного ЗУ. Записывается код в проверяемое и эталонное ЗУ и контрольным считыванием определяется "Брак-годен";В предлагаемой конструкции устройства поиска неисправных блоков и элементов на место первого и второго ПЗУ 2 и ПЗУЗ следует установить эталонное и проверяемое ПЗУ с заранее записанной информацией на одном и том же программаторе. За счет возможных неисправностей в проверяемом ПЗУ (или оперативном ЗУ), начиная с какого-то адреса, коды эталонного и проверяемого ЗУ окажутся различными в случае неисправности.СОгласно алгоритму (фиг.4) при а 0 = 0 оператором А 1.3 устанавливается в исходное состояние РгПО 10, так как код параметров объекта не потребуется в этом режиме и производится запись кода адреса на Рг адреса первого и второго ЗУ. Оператором А 7 производится считйвание на Рг 05 кода эталонного ПЗУ, а на регистр РгПО 10 - кода проверяемого ПЗУ (оператор А 1) для одного и того ке адреса. Оператором А 15 через элементы И 6 производится запись кода Рг 05 и кода РгПО 10 на РгР 12. Для прохождения элементов И 11 подается сигнал СЯ 40), Оператором А 16 производится то ке действие, но только для обратных кодов Рг 05 и РгПО 10. Таким обарзом, на РгР 12 образуется функция эквивалентности ч = =а Ь+ а 6, =(1,2,.,п), где а и Ь - значение -го бита Рг 05 и РгПО 10. При выполнении . операторов А 15,А 16 на одни входы элементов И 6 подается синхросигнал С 7(6), а на одни входы элементов ИЛИ-НЕ 30.1 сигнал С(30), при котором на выходах элементов И 30.2 фиксируются нулевые сигналы., Следовательно, если коды эталонного и проверяемого ПЗУ совпадают, то на РгР 12 будет зафиксирован код из одних 1, т.е.1111. Оператором А 20(С 3(12), С 1(37 осуществляется считывание обратного кода РгР 12 и запись результата на Т 38, Т 38 окажется в состоянии 1, если на РгР 12 все 1. За оператором А 20 после проверки а 2 (1) осуществляется либо фиксация ошибки (А 12), либо проверки=)аах,Заметим, что вместо ЗУ (оперативного или постоянного) на место проверяемого ПЗУ может быть включена комбинационная схема или программируемая логическая5 10 15 20 матрица (ПЛМ). При этом в эталонном ЗУ осуществляется предварительная запись правильной комбинации выходных кодов на каждую входную комбинацию, а при установке КСх или ПЛМ к ним не подсоединяется сигнал управления БУ 23, так как их функционирование определяется появлением внешних (по отношению к КСх или ПЛМ) сигналов на их входах от Сч 1.Точно так же могут проверяться и счетчики, при этом произойдет перепись содержимого Сч 1 напроверяемый счетчик тем же сигналом (С 1(1, а в эталонном ЗУ в этом случае должна быть записана последовательность кодов счетчика.При реализации алгоритма (фиг.4) БУ 23 работает в такой последовательности, Перед подачей сигнала (вход 24) по входам 20-1 или 20-2 устанавливается режим работы (а 0 - 1 или ао = О), а также в Сч 21 по установочному входу 22 заносится дополни-тельный код максимального количестваоаах) столбцов в таблице неисправностей(для основного режима) или количество про 25 веряемых комбинаций (для дополнительного режима),После команды "Пуск" 24 через элементИЛИ 57 производится установка ЬУ 23 в исходное состояние (Т 50, Т 62, РГ 42, Сч 44,30. Т 104, Т 31) и через задержку 4 с сигналомединичного плеча Т 62 подключается ГИ 53.Первым же импульсом х от элемента И 56производится опрос КСх 46 через ДШ 45. Поскольку БУ 23 находился до этого в нулевом35 состоянии, то согласно фиг.5 (граф переходов БУ 23 фиг.5 получен в строгом соответствии с алгоритмом фиг.4) КСх 46 выдаетсигнал А 1 и поставит Т 50 через схему ИЛИ49 в нулевое состояние, Эта последователь 40 ность работы сохранится и для любого -госостояния (фиг.5). Одновременно этим жесигналом х в Рг 42 осуществляется записьнового состояния БУ 23 по выходам КСх 46,которые помечены символом -1, если (со 45 гласно фиг.5) эта смена состояний не достигается простым счетом. В этом же случае вБКП 48 триггер Т 102 зафиксирует по сигналу х, будет ли переход в новое состояниеправильным, а перед сменой этого состоя-,50 ния сигналом РП Т 150 будет установлен вединичное состояние. Следующим придетимпульс х 1, который проверит состояниетриггера Т 102 и, если ошибки в переходенет, то темп работы БУ 23 не нарушается.55 Если же обнаружена ошибка, то сигналом.Сош работа БУ 23 приостанавливается.Если ошибки не было, то изменение вработе БУ 23 происходит только по сигналу"а. При этом по сигналу х 2 происходит изменение состояния Сч 44, либо за счет прибав- индикационные выходы и вход запуска коления 1 через И 51, либо за счет занесения торого являются соответствующими выхопарал лараллйльного кода Рг 42 через БлСхИ 42 дами и входом устройства, адресные входыпо.сигналу И 52. После. завершения серии первого и второго блоков памяти таблиц ы импульсов т,. т 1, Ф на Сч 44 оказывается 5 неисправностей соединены с выходом перновое состояние и работа БУ 23 повторяет- вого счетчика, установочные входы счетчйся с приходом новой серии импульсов г, й,. ков служат соответствующими входамисогласно фиг.4 5 устройства, группы выходов блоков памятиВнешйие информационные выходы таблицы неисправностей связаны стретье йгаемого устройства позволяют вы и четвертой группами входов первого бло-предлагаем гнести результаты контроля во внешние си- ка элементов ИЛИ, выход котор дИ к огопостемы для автоматического принятия ключен к информационному входу регистраоценки и к первому входу второго блока . элементов ИЛИ, Второй вход которого явля-.Ф. м а. и з.о бр ет е ни я . 15 ется информационным входомустройства,ормула и о1.Устройство .поиска неисправных бло- а выход соединен с информационным вхоков и элементов, содержащее два блока па- дом регистра параметров объекта, груп- мяти таблицы. неисправностей, регистр па выходов которого связана с пятой ;о енки, блок оценки кода исправности, ре- группой входов первого блока элементов гистр параметров. объекта;.первый блок эле ИЛИ и с первой группой информационных ментов И, регистр результата, блок . входов блока оценки кода исправности,правления и блок индикации, вход которо- вход синхронизации которого подключен кго соединен с выходом прямого кода реги-. выходу второго блока элементов И, а в остра результата, информационный вход рая группа информационных входови втокоторого евязан с вьходом первого блока 25 рая группа входов второгоблока элементов элементов И, группы входов которого под-. И соединены с группой выходов регистра . ключены к группе. выходов блока оценки ко- . оценки:да исправности, о т: л и ч а ю щ е е с я тем,: 2.Устройство по п.1, о т л и ч а ю щ е ечто, с целью расширения области примене-. с я тем, что блок контроля результата содерния,устройства путем одновременного кон- ЗО жит два элемента,ИЛИ, четыре элемента И троля разнородных: типовых блокови четыре триггера, нулевой и единичный вычислительной техники, в устройство вве-:, входы второгО триггера соединены соответдены два счетчика, два блока элементов .-Стаенно с первым и вторым установочнымиИЛИ, второй блок элементов И и блок конт- входами блока, прямые и инверсные выхор ля результата,.установочные входы,.ин ды всех триггеров составляют группу конаформационные и индикационные выходы трольных выходов блока, группа вход в которого являются соответствующими вхо- синхронизации которого связана с первыми дами и выходами устройства, управляю.- . входами всех элементов И, с первым вхо: щий выход соединен с входом первого дом второго элемента ИЛИ и с нулевымиблока элементов И, группа контрольных 40 входами первого, третьего и четвертого выходов - с группой информационных вхо- триггеров, единичный вход первого триггедов блока управления, тактовый вход под- ра подключен к тактовому входу блока, ключен к выходу переполнения второго группа входов результата соединена с вхосчетчика, а группа входов результата, пер- дами первого элемента ИЛИ, выход котовая группа входов первого блока элементов 45 рого связан с вторыми входами первого и . ИЛИ и группа выходов результата проверки третьего элементов И, выходы которыхустройства соединены с выходом обратно- . подключены соответственно к единичным го кода регистра результата, управляющий входам третьего и четвертого триггеров, считыванием информации вход которого, прямыевыходыкоторыхсоответственносоуправляющие считыванием информации 50 единены с первыми входами второго и чет. входы регистра параметров объекта, регист- .вертого элементов И, с вторым и третьимра оценки, первого и второго блоков памя- входами второго элемента ИЛИ и с инди.ти таблицы неисправностей, блока оценки кационными выходами блока, выходы втокода исправности, счетные входы счетчи- рого и четвертого элементов И связаны сков, вторая группа входов первого блока, 55 информационным выходами блока, выходэлементов ИЛИ, пеРвая группа входов вто- . второго элемента ИЛИ подключен к управ- рого блока элементов И и,группа входов . ляющемувыходу блока.синхронизации блока контроля результата . З.Устройство по п.1, о т л и ч а ю щ е есвязаны с группой выходов синхронизации . с я тем, что блок управления содержит шиф. блока управления, информационный выход, ратор, регистр, узел элементов И, счетчик,, дешифратор, узел проверки контрольногокода, коммутатор, узел контроля правильности переходов,два элемента ИЛИ, три триггера, пять элементов И, генератор им 1пульсов. и два последовательно соединенных,элемента задержки, выход второго элемента задержки связан с единичным входом третьего триггера, нулевой вход которого служит входом запуска блока, прямой.выход подключен к единичному входу второго триггера, а инверсный выход - к первым входам первого и второго элементов ИЛИ, к входу первого элемента. задержки, к одному из выходов группы выходов синхронизации блока; к управляющему входу шифратора, к входу узла элементов И, к первым управляющим входам коммутатора.и узла контроля правильности переходов, выход первого элемента задержки соединен с вторым управляющим входом комму. татора, выходы которого образуют группувыходов синхронизации. блока й связаны с вторым управляющим входом и с входом.управления выдачей результата узла контроля правильности переходов, информационный и индикационные выходы которого являются соответствующими выходами блока, первая и вторая группы информаци.- онных.входов подключены к выходам счетчика и регистра, три входа синхронизации соединены.е выходами пятого, четвертого и третьего элементов И, третья и четвертая группы информационных входов - с первой группой выходов узла проверки контрольного кода и с выходами соответствующих разрядов дешифратора; выход .ошибки - с вторым входом второгоэлемента ИЛИ, третий вход которого связан с выходом соответствующего разряда дешифратора, а выход- с нулевым входом второго триггера, прямой выход которого подключен к первым входам третьего-пятого элементов И, вторые входы которых соединены с выходами генератора импульсов, выход первого элемента ИЛИ связан с нулевым входом первОго триггера, инверсный и прямой выходы которогб подключены к первым входам первого и второго элементов И, а единичный вход, второй вход первого.эле-.мента ИЛИ и вход шифратора соединены с соответствующими выходами узла проверки контрольного. кода, группа выходов кото. рого связана с группой информационныхвходов коммутатора, а первая и вторая группы вхоДов - с .группой информационнцх входов блока и с выходами дешифратора, информационные и управляющий входы которого соединены соответственно с выходами счетчика и пятого элемента И, счетный узла элементов И, вход которого связан с выходом второго элемента И, а группа входов, - с выходами регистра, информационный вход которого подключен к выходу шифратора, вторые входы первого и второго 10 элементов И соединены с выходом третьего, элемента.И.4.Устройство по п.З, о т л и ч а ю щ е е"15 с я тем, что узел контроля правильности переходов содержит четыре схемы эквивалентйости, шесть элементов И, элемент ИЛИ-НЕ,два триггера, три элемента ИЛИ и элемент И-НЕ, выход которого соединен с 20 первым входом четвертого элемента И, первый и второй входы - с выходами второго и третьего элементов ИЛИ, а третий вход и первые входы первого-третьего элементов И - с первым входом синхронизации узла, вторые входы первого - третьего элементов И,:связаны соответственно с выходами первой, второй и четвертой схем эквивалентности, первой, третьй и четвертой схем эквивалентности и второй, третьй ЗО и чЕтвертой схем эквивалентности, входы которых образуют первую и вторую группы информационных входов узла, выходы первого-третьего элементов И подключены к входам элемента ИЛИ-НЕ; выход которого соединен с вторым входом четвертога . элемента И, выход которого связан с единичным входом первого триггера, нулевой вход которого подключен к третьему входу синхронизации узла, а прямой выход - к 40 первому входу пятого элемента И, второй вход которого соединен с вторым входом синхронизации узла, а выход - с выходом ошибки узла и с единичным входом второго триггера, нулевой вход которого связан с 45 выходом первого элемента ИЛИ, а инверсный выход - с первым входом шестого элемента И, второй вход которого подключен к входу управления выдачей результата узла, а выход и прямой выход второго триггера 50 являются информационнь 1 м и двумя инди-. кационными выходами узла, группы входов второгои третьего элементов ИЛИ соединены с третьей и четвертой группами информационных входов узла, два входа первого элемента ИЛИ служат первым и вторым уп-.равляющими входами узла,вход счетчика соединен с выходом первого,5 элемента И, а вход обнуления - с выходомИзобретение относится к области вычислительной техники и цифровой автоматики и может быть использовано в специализированных вычислительных системах, управляющих комплексах и йнформационно-измерительных устройствах,Известно устройство для поиска неисправных блоков и элементов, содержащее регистры параметров объекта и параметров таблицы неисправностейлогическую матрицу сравнения двоичных кодов параметров от контролируемых блоков и двоичных кодов таблицы неисправностей, схему выбора номера неисправных блоков и блок индикации,Однако повышение быстродействия достигается в известном устройстве за счет слишком высоких аппаратурных затрат, затрудняющих практическую реализацию устройства, так как сложность его в и раз оказывается больше, чем сам контролируемый объект.Наиболее близким по технической сущности и достИгнутому реЗультату к предлагаемому изобретению является устройство поиска неисправных блоков и элементов, содержащее регистр столбцов и регистр параметров объекта, выходы которых соединены с последовательной цепью в виде блока сравнения, блока оценки, регистра оценки, блока выбора единицы, шифратора, первого и второго постоянного запоминающего устройства (ПЗУ), регистра выходного блока схем И-НЕ, блока схем И, регистра результата и блока индикации, управление которыми осуществляет блок управления с независимым входом, выходы которого соединены со всеми регистрами ПЗУ, и блоком выбора единиц.Недостатком данного устройства является его конструктивная сложность, выражающаяся в наличии шифратора, блока сравнения, нескольких регистров и сложного блока выбора единиц, а также его узкие функциональные возможности, ограничивающиеся реализацией только прямых функций поиска неисправных блоков и элементов и индикацией результата для анализа оператором. Кроме того, данное устройство не может .быть использовано (без изменения в его структуре или внесения внешних блоков) в управляющих и микропроцессорных комп.- лексах с автоматическим режимом принятия решения, так как не содержит цепей выдачи результата в такие комплексы и не имеет средств прОверки достоверности контроля, т.е, было ли исправно само устройство поиска в процессе его работы; не может быть использовано устройство и для проверки элементов вычислительной техники типа10 15 которого соединен с выходом прямого кодарегистра результата, информационный вход которого связан с выходом первого блока эпе 20 25 30 35 40 50 55 БИС ПЗУ, ПЛМ, дешифратор и другие, которые являются основой построения вычислительных и управляющих устройств. Целью изобретения является расширение области применения устройства путем одновременного контроля разнородных типовых блоков вычислительной техники.Поставленная цель достигается тем, что в устройство поиска неисправных блоков и элементов, содержащее два блока памяти таблицы неисправностей, блок оценки кода исправности, регистр параметров объекта, первый блок элементов И, регистр результата, блок управления и блок индикации, вход ментов И, группы входов которого подкпючены к группе выходов блока оценки кода исправности, согласно изобретению дополнительно введены два счетчика, два блока элементов ИЛИ, второй блок элементов Ии блок контроля результата, установочные входы, информационные и индикационнь 1 е выходы которого являются соответствующими входами и выходами устройства, управляющий выход соединен с входом первого блока элементов И, группа, контрольных выходов связана с группой информационных входов блока управления, тактовый вход подключен к выходу переполнения второго счетчика, а группа входов результата, первая группа входов первого блока элементов ИЛИ и группа выходов результата проверки устройства соединень 1 с выходом обратного кода регистра результата, управляющий считыванием информации вход которого, управляющие считыванием информации входы регистра параметров объекта, регистра оценки первого и второго блоков памяти таблицы неисправностей, блока оценки кода исправности, счетные входы счетчиков, вторая группа входов первого блока элементов ИЛИ, первая группа входов второго блока элементов И и группа входов синхронизации блока контроля результата связаны с группой выходов синхронизации блока управления, информационный выход, индикационные Выходы и вход запуска которого являются соответствующими выходами и входом устройства, адресные входы первого и второго блоков памяти таблицы неисправностей соединены с выходом первого счетчика, установочные входы счетчиков служат соответствующими входами устройства, группы выходов блоков памяти таблицы неисправностей связаны с третьей и четвертой группами входов первого блока элементов ИЛИ, выход которого подключен к информационному входу регистра оценки иСоставитель А. БуиновРедактор О. Спесивых Техред М.Моргентал Заказ 4 Производственно-издательский комбинат "Патент", г, Ужгород, ул, Гагарина, 1 Тираж И Государственного комитета по изо 113035, Москва, Ж, РаКорректор М. ШарошиПодписноетениям и открытиям при ГКНская наб., 4/510 15 20 25 30 45 ных блоков; на фиг.З-то же, блока контроля 50 55 к первому входу второго блока элементов ИЛИ, второй вход которого является информационным входом устройства, а выход соединен с информационным входом регистра параметров объекта, группа выходов которого связана с пятой группой входов первого блока элементов ИЛИ и с первой группой информационных входов блока оценки кода исправности, вход синхронизации которого подключен к выходу второго блока элементов И, а вторая группаинформационных входов и вторая группавходов второго блока элементов И соединены с группой выходов регистра оценки. В предлагаемом устройстве сохранены связи между вторым блоком элементов И, регистром результата и блоком индикации и связи блока управления с двумя блоками памяти таблицы неисправностей, регистрами и вторым блоком элементов И, все остальные связи между известными и вновь введенными блоками являются новыми. К числу новых связей относятся все соединения с первым блоком элементов ИЛИ, т.е. выходы, первого блока и, второго блоков памяти таблицы неисправностей, выход регистра параметров обьекта, выход регистра результата и выход блока управления со входами первого блока элементов ИЛИ, а также соединения выхода первого блока элементов ИЛИ с входом регистра оценки и выхода регистраоценки с входами второгоблока элементов И и блока оценки кода исправности, соединения выхода регистра результата с входом блока контроля результата и выхода блока контроля с входами первого блока элементов И и блока управления, а также выхода блока управления с входом блока контроля результата, выхода второго счетчика с входом блока контроля результата. Все новые связи вместе с вновь введенными блоками обеспечивают расширение области применения устройства путем одновременного контроля разнородных типовых блоков вичислительной техники.На фиг.1 представлена структурная схема устройства; на фиг.2- структурная схема устройства с детализацией комбинационрезультата; на фиг.4 - алгоритм работы предлагаемого устройства; на фиг.5 - граф переходов блока управления; на фиг.6 - структурная схема блока управления с детализацией узла контроля правильности переходов; на фиг.7 - схема коммутатора; на фиг.8 - схема узла проверки контрольного кода; на фиг.9 - структурная схема шифратора, регистра, узла элементов И и счетчика блока управления; на фиг.10,11 - первый и 35 40 второй варианты реализации генератораимпульсов; на фиг.12 - временная развертка сигналов генератора для второго варианта реализации; на фиг.13 - схема регистра оценки и регистра параметров обьекта; на фиг.14 - схема регистра результата,На фиг,1-6 обозначены входы и выходы; Со - установка нулевого состояния; С 1 - запись кода, С 2 - считывание прямого кода;, Сз - считывание обратного кода; С 4 - прибавление 1 к счетчику; Св - синхронизация первого блока элементов И 11 (1 БлСхИ); С 6 - ввод единицы через первый блок элейентов ИЛИ 4 (1.БлСхИЛИ - 4) на РгО; Ст - синхронизация второго блока элементов И 6 (2 блСхИ); Силач - сигнал остановки устройства после завершения работы устройства; Сош - сигнал ошибки переходов, останавливающий работу устройства; а 2 - устройство исправно; а 2- устройство неисправно; а о - режим поиска неисправных блоков и элементов; а о - режим контроля исправности элементов вычислительной техники; а 1 - обнаруЖение кеисправности; а 1 - отсутствие неисправности; а 3 - конец ввода в устройство таблицы функций неисправностей; а з - продолжение ввода в устройство таблицы функций неисправностей; Ао,А 1,А 2 А 2 о - операторы управления, содержательный смысл и набор микроопераций в которых приведены в табл,З.Для лучшего понимания в дальнейшем микрооперациям управления приписаны номера тех блоков элементов, которыми они управляют. Например, в блоке 15 триггеры 35 и 38 имеют сйгналы управления С,(35), Со(38); элементы И 34, И 37, сигналы С(34), С 1(37)Устройство поиска неисправных блоков и элементов содержит (фиг.1) первый счетчик (Сч) 1, выход которого соединен с адресными входами первого 2 и второго 3 блоков памяти таблицы неисправностей - ПЗУ, группы выходов которых связаны с третьей и четвертой группами входов первого блока элементов ИЛИ 4 (1 БлСхИЛИ), выход которого подключен к информационному входу регистра 5 Оценки (РгО), группа выходов которого соединена с второй группой информационных входов второго блока элементов И 6 (2 БлСхИ) и с второй группой информационных входов блока 7 оценки кода исправности (БО), выход второго блока элементов И 6 (2 БлСхИ) соединен с входом синхронизации блока 7 оценки кода исправности(БО), выход первого блока элементов ИЛИ 4 (1 Бл СхИЛИ) подключен к первому входу второго блока элементов ИЛИ 8 (2 БлСхИЛИ). второй вход9 которого является. информационным входом устройства, а выход соединен с информационным входом регистра 10 параметров объекта (РгПО), группа выходов которого связана с. пятой группой входов первого блока элементов ИЛИ (1 БлСхИЛИ) и с первой группой информационных входов блока 7 оценки кода исправности(БО), группа выходов которого подключена к группе входов первого блока элементов И 11 (1 БлСхИ), выход которого связай с информационным входом регистра 12 результата.(РгР), выход прямого кода которого соединен с входом блока 13 индикации(БИ) и с группой выходов 14 результатов проверки устройства, а выход обратного кода соединен с группой выходов 14 результатов проверки устройства, с первой группой входов первого блока элементов ИЛИ 4 (1 БлСхИЛИ) и с группой входов результата блока 15 контроля результата (БК), имеющего информационные выходы 16,17 индикационные выходы Щ 19 и установочные входы 20-1,20-2, являющиеся соответствующими выходами и входами устройства, тактовый вход блока 15 контроля результата (БК) подключен к выходу переполнения Ц =)щ) второго, счетчика 21 (Сч), имеющего установочный вход 22, являющийся соответствующим входом устройства, управляющий выход блока 15 контроля результата (БК) соединен с входом первого блока элементов И 11 (1 БлСхИ), группа контрольных выходов блока 15 контроля результата (БК) связана с группой информационных входов блока 23 управления (БУ), имеющега.вход 24 запуска, индикационные выходы 25,26, информационный выход 27, являющиеся соответствующими входом и выходом устройства, с группой выходов синхронизации блока 23 управления (БУ) связаны счетные входы счетчиков 1 и 21, управляющие считыванием информации входы первого и второго блоков памяти таблицы неисправностей 2 и 3 (ПЗУ), вторая группа входов первого блока элементов ИЛИ 4 (1 БлСхИЛИ), управляющий считыванием информации вход регистра оценки 5 (РгО), первая группа входов второго блока элементов И 6 (2 БлСхИ), управляющие считыванием информации входы блока 7 оценки кода исправности (БО), регистра 10 параметров объекта (РгПО), регистра 12 результата (РгР) и группа входов синхронизации блока 15 контроля результата (БК), при этом первый счетчик 1 (Сч) име. ет установочный вход 28-1, информационный выход 28-2 и индикационный выход 29, являющиеся соответствующими входом и выходами устройства, яния производится сигналом Со, Считывание сигнала с единичного (С 215 и нулевого (Сз) выходов триггеров регистра 20 равляющим выходом С 1(30) БУ 23, а другие30 . соединены с соответствующими выходами 35 40 45 50 55 Блоки 4,6,8,11 устройства и элемента блока 7 оценки кода исправности, блока 15 контроля результата, блока 23 управления типовые и реализуются серийными БИС из типовых интегральных комплектов (например, логики К 155). В частности все регистры 5,10,12 имеют типовую структуру на статических триггерах позволяют осуществить прием прямого кода (при подаче сигнала С 1), хранение и выдачу прямого(сигнал С 2) или обратного (сигнал Сз) кода, при этом установка исходного (нулевого) состо 5,10 производится через схемы ИЛ И (фиг.1,13), а с единичного и нулевого выходов триггеров регистра 12 производится раздельно (фиг.1,14).Счетчики 1,21 - обычные счетчики последовательного суммирования единиц,имеющие, кроме того, установочные входы22,28 - 1, позволяющие занести параллельно начальный код, Этот тип счетчиков имеется в серийных типовых наборах логики. Блок оценки кода исправности представляет собой (фиг.2) и элементов ИЛИ-НЕ 30.1, одни входы которых соединены с упрегистра оценки 5, выход которых соединен с первым входом элементов И 30,2, выход которых соединен с вторым входом соответствующего (каждому элементу ИЛИ-НЕ 30.1, И 30.2) элемента ИЛИ-НЕ 30,3, выход которого. соединен с входом соответствующего элемента И первого блока элементов И 11, причем для любого 1-го элемента И 30,2 первый вход соединен с 1-м выходом регистра оценки 5 через -ю схему ИЛИ-НЕ 30.1, а все другие выхоцы Рг 05 (для Ч=1,2,и/Я), кроме -го, подаются на (и) других входов -го элемента И 30,2, соответствую 1 цие -е выходы второго блока элементов И б и регистра 10 параметров объекта являются третьим и первым входами элементов ИЛИ-НЕ 30.3 блока оценки 7 (фиг.2).Блок 13 индикации реализуется в виде и светодиодов, каждый из которых соединен с потенциальным единичным выходом регистра 12 результата. Индикаторы 18,19,25,26 также выполняются в виде светодиодов по одному на каждый выход соответствующего блока, Индикатор первого счетчика 29 со-. стоит из ги светодиодов, где т - число разрядов счетчика,Блоки памяти таблицы неисправностей - постоянные запоминающие устрой-ства (ПЗУ 2,3) - типовые БИС ПЗУ сэлектрическим или ультрафиолетовым стиранием или ферритовые ПЗУ для специальных управляющих систем автоматики с повышенными требованиями к механико- климатическим. режимам работы, а также любые типы ПЗУ в зависимости от типа систем управления для микропроцессорной системы, подлежащей поиску неисправностей. Если устройство поиска неисправных блоков и элементов используется только.в конкретной микропроцессорной системе (следовательно, необходима запись одной единственной конкретной таблицы неисправностей), то целесообразно использовать ПЗУ с пережигаемыми перемычками, так как они обладают повышенным быстродействием по сравнению с другими тйпэ-. ми БИС ПЗУ. Для каждого ПЗУ блок управления выдает две команды (С 1,С 2). Причем в первое ПЗУ (2) и второе ПЗУ (3) записывается одна и та же таблица неисправностей, но запись производится таким образом; чтобы обеспечивалось считывание таблицы по столбцам из первого ПЗУ 2 и по строкам второго ВЗУ 3, Код адреса для обоих ПЗУ берется один и тот же с суммирующего счетчика 1. Для расширения области применения предлагаемого устройства вместо ПЗУ может включаться также программируЕмая логическая матрица, дешифратор, регистр; счетчик и другие блоки вычислительной техники,Блок 15 контроля результата (фйг,З) включает в себя первый триггер Т 31, единичный вход которого подключен к тактовому входу О =)бах) блока, второй триггер Т 32, нулевой и единичный входы которого соединены соответственно с первым 20-1 и вторым 20-2 установочными входами блока, и - входовый первый элемент ИЛИ 33, входы которого подключены к группе входов результата блока, а выход связан с вторым входом первого элемента И 34, выход И 34 подключен к единичному входу третьего триггера Т 35, прямой выход Т 35 соединен с первым входом второго элемента И 36 и индикационным выходом 18 блока, выход И 36 связан с информационным выходрм 16 блока, одновременно выход первого элемента ИЛИ 33 образует вторую после. довательную цепь, при этом выход ИЛИ 33 связан с вторым входом третьего элемента И 37, выход которого подключен к единичному входу четвертого триггера Т 38, прямой выход которого соединен с первым входом четвертого элемента И 39 и индикационным выходом 19 блока, выход И 39 связан с информационным выходом 17 блока, прямые выходы третьего Т 35 и четвертого Т 38 триггеров соединены также соответственно с вторым и третьим входами второго элемента ИЛИ 40, выход которогоподключен к управляющему выходу блока, прямые и инверсные выходы всех тригге ров (первого Т 31, второго Т 32, третьего Т35 и четвертого Т 38) составляют группу контрольных выходов блока, при этом сигналы инверсных выходов триггеров Т 35, Т 38 образуют сигналы а 1, а 2, прямых выхо дов триггеров Т 35,38 - сигналы а 1, а, сигналы прямого и инверсного выходов триггера Т 32 образуют сигналы ао, а сигналы прямого и инверсного выходов триггера Т"31 образуют сигналы аз, аз, первые входы всех элементов И (первого И 34, второго И 36, третьего И 37, четвертого И 39), первый вход второго элемента ИЛИ 40, нулевые входы первого Т 31, третьего Т 35 и "четвертого Т 38 триггеров подсоединены к 20 группе входов синхронизации блока.Группа контрольных выходов блока 15связана с группой информационных входов ао, а аз, аз, а, а 2, а 1, аг блока управления 23 (БУ 23), группа входовсинхронизации блока 15 связана с группой выходов синхронизации блока 23 управления: Со,С 1,С 2,Сз (РгР 12),Ст (Б 07, 2 БлСхИ 6), Со,С 1,С 2,Сз (РГП 010),Со,С 1 С 2 Сз(Рг 05),С 1 С 2 (1 ПЗУ 2),С,С 2 (2 ПЗУЗ), Со,С 2,С 4 (Сч 1),Со,С 4 (Сч 21),С 5 (БК 15),Со, С 1,С 2 (БК 15).Тактовый вход блока 15 подсоединен квыходу переполнения=)щах) второго счетчика 21 (Сч 21), а управляющий выход блока (выход второго элемента ИЛИ 40 С 5(40) связан с входом первого блока элементов И (1 Бл СхИ 11).Блок 23 управления (БУ 23) (фиг,6) включает шифратор 41 (Ш 41), к выходу которого подключен информационный вход 40 регистра 42 (Рг 42), выходы регистра 42 связаны с группой входов узла элементов И 43 (БлСхИ 43), выход которого соединен с входом обнуления счетчика 44 (Сч 44), выход счетчика 44 соединен с информационным 45 входом дешифратора 45 (ДШ 45), с выходом дешифратора 45 связана вторая группа входов, узла проверки контрольного кода 46 (К Сх 46) первая группа входов которого связана с группой 50 информационных входов, помеченных символами а а аз, аз, а 1, а 2, а 1, а 2 блока 23 управления, подключенных к группе контрольных выходов блока 15 контролярезультата.55 Вцходц узла проверки контрольного кода 46 соединены с группой информационных входов коммутатора 47 (КМ 047) выходы которого образуют группу выходов синхронизации блока 23 управления и свя 1709351заны с вторым управляющим входом узла 48контроля правильности переходов (БКП 48),соединенным с одНим входом элементаИЛИ 106, и с входом управления выдачейрезультата узла 48 контроля правилвности 5переходов, соединенным с одним входомэлемента И 105, индикационные выходы25,26 и информационный выход 27 узла 48контроля правильности переходов являются соответствующими выходами блока 23 10управления, первая и вторая группц информационных входов узла 48 контроля правильности переходов, соединенных с одними другими входами схем 93 - 95 эквивалентности, связаны с выходами счетчика 44 и 15регистра 42,Одна группа выходов узла 46 проверкиконтрольного кода, помеченная символомЕ 1, соединена с входом шифратора 41, другая группа выходов узла 46 проверки контрольного кода, помеченная символом Е 2,соединена с четвертой группой информационных входов узла 48 контроля правильности переходов, связанных с входамиэлемента ИЛИ 108, выходы соответствующих разрядов дешифратора 45, помеченныхсимволами то, та 1 о, та 1 з, соединены стретьей группой информационных входов.узла 48 контроля правильности переходов,связанных с входами элемента ИЛИ 107, 30выход узла 46 проверки контрольного кода, помеченный символом Сч, соединен свторым входом первого элемента ИЛИ 49,выход которого связан с нулевым входомпервого триггера Т 50, инверсный и прямой выходы которого подключены к первымвходам первого элемента И 51 и второгоэлемента И 52, а единичный вход соединенс выходом узла 46 проверки контрольногокода, помеченный символом РП, выходы 40элементов И 51, И 52 соединены соответственно со счетнь 1 м входом счетчика 44 и входом узла элементов И 43, подачу тактовыхимпульсов для работы блока 2 управленияосуществляет генератор 53 импульсов 45(ГИ 53),. три выхода которого соединены свторыми входами третьего элемента И 54,четвертого элемента И 55 и пятого элементаИ 56, выход третьего элемента И 54, помеченный символом т 2, соединен с вторыми 50входами первого и второго элементов И51, И 52 и с третьим входом синхронизации узла 48 контроля правильностипереходов, связанным с нулевым входомтриггера Т 102, выход четвертого элемента 55И 55, помеченныйсимволом 71, соединенс вторым входом синхронизации узла 48 контроля правильности переходов, связаницм с одним входом элемента И 103,-выход пятого элемента И 56, помеченный символом т, соединен с первым входом синхронизации узла 48 контроля правильности переходов, связанным, с одними входами элементов И 97, И 98, И-НЕ 109 и с управляющим входом дешифратора 45, первый вход второго элемента ИЛИ 57 соединен с инверсным выходом третьего триггера Т 63, нулевой вход которого соединен с входом 24 запуска, второй вход второго элемента ИЛИ 57 соединен с выходом ошибки узла 48 контроля правильности переходов, помеченным символом Сош и связанным с выходом элемента И 103, третий вход второго элемента ИЛИ 57 связан с выходом разряда дешифратора 45, помеченным символом Г 36, одновременно инверсный выход третьего триггера Т 63 соединен с первым входом первого элемента ИЛИ 49, с управляющим входом шифратора 41, помеченным символом Со(42), с входом узла элементов И 43, помеченных символом Со(44), с первым управляющим входом коммутатора 47, помеченным символом Ао, с первым управляющим входом узла 48 контроля правильности переходов, связанным с входом элемента ИЛИ 106, с одним выходом синхронизации группы выходов синхронизации блока 23 управления. помеченным символом Со и входом элемента НЕ 58 первого элемента задержки, входящего в два последовательно соединенных элемента задержки, включающих элементы НЕ 58, НЕ 59, НЕ 60, НЕ 61, выход элемента НЕ 59 первого элемента задержки соединен с вторым управляющим входом коммутатора 47, помеченным символом А 19, выход элемента НЕ 61 второго элемента задержки связан с единичным входом третьего триггера Т 63, прямой выход которого подключен к единичному входу второго триггера Т 62, к нулевому входу которого подсоединен выход второго элемента ИЛИ 57, прямой выход второго триггера Т 62 подсоединен к первым входам третьего элемента И 54, четвертого элемента И 55 и пятого элемента И 56.Выходы узла 46 проверки контрольного кода А 1,А 2А 1 в,А 2 о, выход Ао от входа 24. запуска, инверсного выхода третьего триггера Т 63, выход А 19 от выхода элемента НЕ 59 первого элемента задержки соединен с входами коммутатора 47 (фиг,6).Коммутатор 47 (фиг.7) производит распределение микроопераций по элементам и блокам устройства поиска, вы полня ющих заданный опЕратор управления АО,А 1, А 2,АзА 19,А 2 о (см.табл.3) и состоит из 32 элементов ИЛИ 47,1, ИЛ И 47.2 ИЛ И 47.32.С выходом Ао соединены входы элементов ИЛИ 47,1-47.8, при этом выход.ИЛИ 411 образует сигйал Со(1), выходИЛИ 47,2 - сигнал Со(15), выход ИЛИ 47;3 -сигнал Со(5), выход ИЛИ 47,4 - сигнал 5Со(10), выход 47,5 - сигнал Со(12), выходИЛИ 47.6 - сигнал Со(35), выход 47.7 - сигнал Со(38, выход 47.8 - сигнал Со(104),С выходом А 1 соединены входы элементов ИЛИ 47.11, ИЛИ 47.11, ИЛИ 41.18, 10ИЛИ 47,30, выход ИЛИ 47.11 образует сигнал С 1(12), выход ИЛИ 47.17 - сигнал С 2(5),выход элемента ИЛИ 47,18 - сигнал С 2(10),выход ИЛИ 47.30 - сигнал С 5(40),С выходом А 2 соединены входы элементов ИЛИ 47,9, ИЛИ 47,14, ИЛИ 47.29, выходИЛИ 47.9 образует сигнал С(5), выходИЛИ 47.14 - сигнал С 1(34), выход ИЛИ 47.29 -сигнал Сз(12),С выходом Аз соединен вход элемента 20ИЛИ 47,5, выход ИЛИ 47,5 образует сигналСо(12).С выходом А 4.соединены входы элементов ИЛИ 47.11, ИЛИ 47,17, ИЛИ 47.18,ИЛИ 47.27, ИЛИ 47,32, выход ИЛИ 47;11 25образует сигнал С 1(12), выход ИЛИ 47.17 -сигнал Сг(5), выход ИЛИ 47,18 - сигналСг(1 О), выход ИЛИ 47,27 - сигнал Сз(5), выходИЛИ 47,32 - сигнал С 7(6), Ст(30),С выходом А 5 соединены входы элементов ИЛИ. 47.10, ИЛИ 47,15, ИЛИ 47.29, выход ИЛИ 41 10 образуе сигнал Сф 0), выходИЛИ 47.15 - сигнал С 1(37), выход ИЛИ 47,29 -сигнал Сз(12),С выходом Аб соединены входы элементов ИЛИ 47,3, ИЛИ 47.5; ИЛИ 47,6;ИЛИ 47.7, ИЛИ 47,12, ИЛИ 47,13, ИЛИ 47.16,выход ИЛИ 47,3 образует сигнал Со(5),ИЛИ 47,5- сигнал Со(12), ИЛИ 47.6 - сигналСо(35), ИЛИ 47.7 - сигнал Со(38), ИЛИ 47 12 - 40сигнал С 1(2), ИЛИ 47.13 - сигнал С(3),ИЛИ 47.16 - сигнал С 2(1);С выходом Ат соединены входы элементов ИЛИ 47.9, ИЛИ 47,18, ИЛИ 47;20,выход ИЛИ 47,9 образует сигнал С 1(5), 45выход ИЛИ 47.18 - сигнал Сг(10), выходИЛИ 47.20 - сигнал С 2(2). С выходом Аз соединены входы элементов ИЛИ 47.3, ИЛИ 41.14, ИЛИ 47.29; выход 50 ИЛИ 47.3 образует сигнал Со(5), выход ИЛИ 47.14 - сигнал С(34), выход 47,29 - сигнал Сз(12).С выходом А 9 соединены входы элемен, тов ИЛИ 47.9, ИЛИ 47,29, выход ИЛИ 41.9 55 образует сигнал С 1(5),выход ИЛИ 47,29 - сигнал Сз(12).С выходом А 1 о соединены входы элементов ИЛИ 47,5, ИЛИ 47,9, ИЛИ 47.21, выход ИЛИ 47,5 образует сигнал Со(12), выход ИЛИ 47.9 - сигнал С(5), выход 47,21 - сигнал С 2(3).С выходом А 11 соединены входы элементов ИЛИ 47,8, ИЛИ 47.11, ИЛИ 47,18, ИЛИ 4127, ИЛИ 47.32, выход ИЛИ 47,8 образует сигнал Со(104), ИЛИ 47.11 - сигнал С 1(12), ИЛИ 47,27 - сигнал С;(5), ИЛИ 47.32 - сигнал Ст(6), Ст(30), ИЛИ 47.18 - сигнал С 2(10).С выходом Аа соединены входы элементов ИЛИ 47.16, ИЛИ 47.19, ИЛИ 47,22, ИЛИ 47.23, ИЛИ 47,24, выход ИЛИ 47,16 обраэуетсигнал Сг(1), ИЛИ 4719-сигнал С 2(12), ИЛИ 47.22 - сигнал С 2(36), ИЛИ 47,23 - сигнал С 2(39), ИЛИ 47.24 - сигнал Сг(105).С выходом Аз соединены входы элементов ИЛИ 47.4, ИЛИ 47,12, ИЛИ 47.13, ИЛИ 47.16, выход ИЛИ 47,4 образует сигнал Со(10), выход ИЛИ 41,12 - сигнал С 1(2), выход 47,13 - сигнал С(3), выход ИЛИ 47.16 - сигнал С 2(1),С выходом А 14 соединены входы элементов ИЛИ 47.10, ИЛИ 47.21, выход ИЛИ 47.10 образует сигнал С(10), выход ИЛИ 47.21 - сигнал Сг(3),С выходом А 15 соединены входы элементов ИЛИ 47.11, ИЛИ 47.17, ИЛЙ 47,18, ИЛИ 47,30, ИЛИ 47,32, выход ИЛИ 47.11 образует сигнал С 1(12), выход ИЛИ 47.17 - сигнал С 2(5), выход ИЛИ 47.18 - сигнал С 2(10), выход ИЛИ 47.30 - сигнал С 5(40), выход ИЛИ 47,32 - сигнал Ст(6), С 7(30).С выходом А 16 соединены входы элементов ИЛИ 47,11, ИЛИ 47,27, ИЛИ 47.28, ИЛИ 47.30, ИЛИ 47,32, выход ИЛИ 41.11 образует сигнал С 1(12); выход ИЛИ 47,127 - сигнал Сз(5), ИЛИ 47,28 - сигнал Сз(10), ИЛИ 47.30 - сигнал С 5(40), ИЛИ 47.32 - сигнал С 7(6), С 7(30).С выходом Ап соединены входы элементов ИЛИ 47.5, ИЛИ 47.6, ИЛИ 47,7, ИЛИ 47.8, выход ИЛИ 41.5 образует сигнал Со(12), выход 47.6 - сигнал Со(35), выход ИЛИ 47.7 - сигнал Со(38), выход ИЛИ 47,8 - сигнал Со(104).С выходом А 1 в соединены входы элементов ИЛИ 47.25, ИЛИ 47.26, выход ИЛИ 47.25 образует сигнал С 4(1), выход ИЛИ 47.26 - сигнал С 4(1 5).С выходом А 19 соединены входы элементов ИЛИ 47.9, ИЛИ 47.31, выход ИЛИ 47.9 образует сигнал С 1(5), выход ИЛ И 47.31 - сигнал Сб(4).С выходом Аго соединены входы эле.ментов ИЛИ 47.15, ИЛИ 47,29, выход ИЛИ 47.15 образует сигнал С(37), выход ИЛИ 47.29 - сигнал,Сз(12).Узел проверки контрольного кода 46 (фиг.8) реализует булевы функции табл.1 блока управления БУ 23 ч состоит из двухэлементов И 64,. И 65, первые входы которых .соединены с выходом дешифратора 45, помеченным симводом Та 5, второй вход И 64 соединен с выходом а 2, а второй вход И 65 с выходом Й, выход И 64 образует сигнал А 6 и соединен одновременно с первым входом элемента ИЛИ 66, второй вход которого соединен с га 15, а выход образует сигнал 17(А 6) и соединен с входом последовательности элементов ИЛИ 67, НЕ 68, при этом выход ИЛИ 67 формирует сигнал РП, а выход НЕ 68 сигнал Сч, выход та 1 з соединен с первыми входами элементов И,69, И 70, И 71, И 72, причем выход элемента И 72 соединен с первым входом элемента ИЛИ 73, к трем другим входам которого подсоединены выходы И 65, там, И 70; вторые входы И 69, И 71 соединены с а, а третьи с А, четвертый вход И 69 соединен с аз, а И 71 с а 3, т 31 о соединен с первым входом И 74; ао с вторым входом И 74, а ао с вторым входом И 77, первые входы элементов И 76, И 17, И 79 соединены с тЗю, вторые входы И 76 и И 79 соединены с ао,атретьи входы И 76, И 77 с аъ аале с третьими входами И 74, И 79, с четвертым входом И 74 соединен аз, а аз с четвертым входом И 79, выходы И 76, И 77 образуют сигналы Ад, А 15, а через схему ИЛИ-НЕ 78 образуют сигнал Г 11, и выход ИЛИ-НЕ 78. подсоединен к четвертому входу ИЛИ 67, второй и третий вход И 70 соединены с входами Й и ао, а второй вход И 72 с ао, выходы И 65, И 70, И 72 и ха 4 объединяются через элемент ИЛИ 73, выход которого соединяется с вторым входом ИЛИ 67, одновременно выход ИЛИ 73 образует сигнал тб(А 12).Выход И 71 образует сигнал Ап и совместно с выходом И 74 через элемент ИЛИ 75 образует сигнал 1 и(Ап), который подсоединен одновременно к третьему входуИЛИ 67, выходы И 69, И 79 через элемент ИЛИ 80 образует сигналы И(А 18), и выход ИЛИ 80 подсоединен к пятому входу ИЛИ 67, к шестому входу которой подсоединен 1 о = = та 6. Кроме того, узел 46 проверки контрольного кода содержит элементы И 81, И 82 И 90, при этом первые входы И 81, И 83, И 85, И 87, И 90 соединены с ао, апервые входы И 82, И 84, И 86, И 88, И 92 с ао, вторые входы И 81, И 82 соединены с та 9, вторые входы И 83, И 84 соединены с га 11, второй вход И 85 с та 12, вторые входы И 86, И 87 с ха 7, вторые входы И 88, И 90 с тав, при этом выходы И.81-И 86 образуют соответственно сигналы Ав, А 4, А 1 о, А 16, А 11, А 1 з, а выходы И 87,И 88 объединяются элементом ИЛИ 89 и образуют сигнал А 7, выход И 90 и гао объединяются элементомИЛИ.91 и образуют сигнал А 1, второй вход И 92 соединен с га 1 ъ а : выход И 92 образует сигнал Аю.5 Блок 23 управления содержит узел 48контроля правильности переходов (фиг.6) из одного состояния в другое. На основании алгоритма работы блока управления БУ 23 (фиг.4) получен граф переходов (фиг.5). Ана. лиз фиг,5 показывает, что переходы из одного состояния в другое, отличные от счетного режима, .осуществляются в состоянии 0,6,7,14,15 (табл.2).Как видно из табл,2, кроме переходов 6.15 О, 1045, 13+6, у всех других переходов обязательно в двух состояниях а(т) и а 1+ф+1)должны быть тождественны по крайней мере три бита из четырех в регистре памяти 42и счетчике 44 блока управления 23,20 На этом свойстве и построен узел 48контроля правильности переходов (фиг.6),который содержит схемы 93 - 96 эквивалентности, входы которых соединены с прямыМи выходами триггеров регистра 42 и25 счетчика 44 и образуют первую и вторуюгруппы информационных входов узла, выходы схем 93-96 эквивалентности различными комбинациями три из четырехвыходов связаны с вторыми входами перво 30 го элемента И 91, второго элемента И 98 итретьего. элемента И 99, выходы схем93,94,96 эквивалентности соединены свторым входом элемента И 97, выходысхем 93,95,96 эквивалентности соединены35 с вторым входом элемента И 98, выходысхем 94,95,96 эквивалентности соединеныс вторым входом элемента И 99, выходыпервого-третьего элементов И 97 - И 99подключены к входам элемента ИЛИ-НЕ40 100, выход которого соединей с вторымвходом четвертого. элемента И 101, выходкоторого связан с единичным входом первого триггера Т 102, нулевой вход которогоподключен к третьему входу синхрониза 45 ции узла, а прямой выход к первому входупятого элемента И 103, второй вход которого соединен с вторым входом синхронизации узла, а выход с выходом ошибки узлаи с единичным входом второго триггера50 Т 104, инверсный выход которого связан спервым входом шестого элемента И 105,второй вход которого подключен ко входууправления выдачей результата узла, а нулевой вход связан с выходом первого элемента ИЛИ 106, два входа которого служат.первым и вторым управляющими входами узла, прямой выход второго триггера Т 104 и выход шестого элемента И 105 являются двумя индикационными выходами 25,26 иинформационным выходом 27 узла, группа входов второго элемента ИЛИ 107 и третьего элемента ИЛИ 108 соединены с третьей и четвертой группами .информационных входов узла, выходы второго элемента ИЛИ 107 и третьеГо элемента ИЛИ 108 соединены с первым и вторым входами элемента И-НЕ 109, третий вход которого и первые входы первого элемента И 97, второго элемента И 98 и третьего элемента И 98 соединены с первым входом синхронизации узла; выход элемента И-НЕ 109 соединен с первым входом четвертого элемента И 101.Шифратор 41 блока 23 управления (фиг.9) включает в себя шесть элементов ИЛИ 110,1,110,2.,110.6 с числом входов.равным двум (ИЛЙ 110.1,110,2,110.6), равным трем (ИЛИ 110.5) и четырем (ИЛИ 110.3,110,4), соединенных по матричной схеме с выходами узла 46 проверки контрольного кода, помеченным символами 1 оЛ 617,14 И 5На фиг,9 показана структура регистра 42, состоящая из триггеров Т 42,1, Т 42,2, Т 42.3, Т 42,4 и цепи установки регистра Рг 42 блока 23 управления в нулевое. состояние через элемент. ИЛИ 112, один вход которого соединяется с выходом доуэла 46 проверки контрольного кода, на другой вход подается сигнал Са(42), и элементы ИЛИ 110.1. ИЛИ 110,6 шифратора 41 сигналом Сс(42). Там же показана структура узла элементов И 43, синхронизируемая выходом тг элемента И 54 блока 23 управления, и цепи установки в нулевое (исходное) состояние триггеров счетчика 44 блока 23 управления через элементы ИЛИ.111,1,., ИЛИ 111,4 узла элементов И 43 сигналом Сс(44).Счетчик 44 представляет собой четырех- разрядный двоичный счетчик, на счетный вход которого поступают сигналы т 2 элемента И 51 блока 23 управления, а на единичные входы триггеров Т 44,1 Т 44,4 - сигналы с выходов узла элементов И 43.Выходы счетчика 44 саединены с входами дешифратора 45 (фиг.6).На фиг.9 показаны связи счетчика 44 с узлом элементов И 43. Счетчик 44 может быть реализован на интегральной микросхеме типа К 155 ИЕ 7 или типа КМ 155 ИЕ 7. Генератор 53 импульсов состоит (фиг.10) из генератора 113 тактов (ГТ), счетчика 114 и дешифратора 115, первые выходы которого обеспечивают выдачу периодически повторяющихся разнесенных во времени импульсов х; р, т 2. Эта схема наиболее проста и требует типового двухразрядного счетчика 114 и дешифратора 115 на два входа и четыре выхода,Однако недостатком такой реализацииГИ 53 (хотя и приемлемой) является пропуск такта, а также одинаковая длительность тактов т, Г 1, тг, хотя каждый из нихобеспечивает тактирование разных по логической глубине схем. Так, сигналом т 2 и х 1 тактируются элементы И 51, И 52, осуществляющие прибавление 1 в запись параллельного кода в счетчик 44, также и .10 установку в исходное состояние Т 102 исинхронизацию И 103 узла 48 контроля правильности переходов (фиг,6), тогда как сигнал г осуществляет тактирование узла 46 проверки контрольного кода и узла 48 15 контроля правильности переходов по цепям ИЛИ 107, И-НЕ 109, Й 97, И 98, И 99, ИЛИНЕ 100 с записью результата на Т 102. Суммарная логическая глубина узлов КСх 46 и БКП 48 длясигнала т равна десяти, а для сигна лов х 1 и г 2 двум, т.е. с точки зрения быстродействия допустимо в качестве схемы ГИ 53 использовать такой вариант реализации ГИ 53; в которой генерируется первый импульс т длительностью 101, а два других (г 1, 25 гг) длительностью 2 с, где т - условная единица времени, равная задержке одного элементарного логического элемента типа И, ИЛИ, НЕ (фиг.12). Такой вариант реализа; ции ГИ 53 приведен на фиг.11. Из периодического сигнала х ГТ 113 за счет задержки на 4 т элементами НЕ 116 - 119 и на 1 с элементом НЕ 120 элементом И 121 формируется сигнал т 1. равный длительности 31(так как г 1 = уф = хф, г = х+31), а сигнал. г 2 формируется элементами НЕ 122,., НЕ 125 за счетзадержки г на 41. И тот и другой вариант реализации ГИ 53 реализуется интегральными схемами. В частности, логическая схема фиг.11 может реализоваться на 2 корпусах 40. типовой логики К 155, так как в одном корпусе размещается до 8 схем НЕ.На фиг.13,14 представлены блоки 126 -130.За. исключением блоков индикации и45 постоянных запоминающих устройств 2,3все устройство поиска неисправных блоков и элементов может быть выполнено как на элементах типовой логики, так и в виде заказной или полузаказной большой интег ральной схемы.Функционирование устройства поисканеисправных, блоков и элементов осуществляется в последовательности, определяемой алгоритмом фиг.4, после подачи 55 сигнала "Пуск" 24 (желательно, чтобы контакт "Пуск" 24 был бездребезговый, схемы таких контактов известны). Однако и приналичии дребезга все устройство в целом будет работать правильно, с той лишь раз