Устройство для организации очереди

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советск неСоцналнстнческнкРеслублнк 11834701присоединением за Гееудерстееенвм кем1, Бюллетень20описания 05.06.81 ло делам кзебретеикк ,к еткрытвй(72 Авторызобретенн Хомич и Завьялов, И. Ф 71) Заввнтел ГАНИЗАЦИИ ОЧЕ 4) УСТРОЛСТВ вычислительной ьзовано в систеИзобретение относится к технике и может быть испол мах группового управления Известно устройство дл очереди заявок, содержаще менты И, ИЛИ, регистр сдв Такое устройство не по зовать равноприоритетное заявок,Наиболее близким к пр технической сущности и д зультату является многока ство для управления оче ботки запросов, содержаще чики, узел сравнения, элеме мент задержки, триггеры 2я организац триггеры эл ига 1). воляет орг обслуживани ани едлагаемому остигаемому нальное устр редностью об е регистры, с нты И,НЕ,э реой ра- чет- ле 1из-за большого 1 ф слож вани ия -овышение быстролок-схема устройс приведена на теж гается тем, что ии очереди, соа счетчика, узел ходов элемента просных входов аждого счетчика ель досрганизаИЛИ, д группауппой з выход входы атор 3, ифра- устзапросные ИЛИ 2, шифр етчик 5, деш выходы 8 9.троиство содержиттройства, элементпамяти, второй сузел 7 сравненияа, первый счетчик 1;гп ублоктор 6ройст Это количест Цель действия 1 ост в устрои держащ сравнен ИЛИ я устройстустройство ва оборудоизобретен устройств авленная ц "ство для о ее элемент ия, причем вляется гр ва, первый соединен с соответствующим входом узла сравнения, введены блок памяти, шифратор и дешифратор, адресный выход шифратора соединен с адресным входом блока памяти, блокирующий выход шифратора соединен с первым входом первого счетчика, выход элемента ИЛИ соединен со вторым входом первого счетчика, первый выход узла сравнения соединен с третьим входом первого счетчика, второй выход узла сравнения соединен с первым входом второго счетчика, второй вход которого является управляющим входом устройства, второй выход каждого счетчика соединен с соответствующим входом блока памяти, выход блока памяти соединен с входом дешифратора, группа выходов дешифратора является группой выходов устройства, группа входов шифратора - группой запросных входов устройства.83470Устройство работает следующим образом.На входы 1 - гп устройства поступают заявки-сигналы, требующие обслуживания, которые через элемент ИЛИ фиксируются на первом циклическом счетчике 9, определяющем текущий номер очереди заявки. 5Одновременно с помощью шифратора 3 сигналы заявок преобразуются в соответствующий и-разрядный двоичный код канала, и по адресу, соответствующему номеру очереди заявки, этот код записывается в блок 4 памяти. 10При этом, если на входы 1 шифратора 3 случайно поступит одновременно несколько сигналов заявок, то формирование кода адреса не происходит, а первый циклический счетчик 9 блокируется,Сигналы на обслуживание заявок поступают на вход второго циклического счетчика 5, фиксирующего текущий номер обслуживаемой заявки со входа 10, Считывание двоичного кода канала из блока 4 памяти 20 осуществляется по адресу, соответствующему номеру обслуживаемой заявки.Считываемый из блока 4 памяти код адреса преобразуется дешифратором 6 в позиционный сигнал - требование на обслуживание соответствующего канала.В том случае, если второй счетчик 5 обсслуженных заявок догонит первый счетчик 9 очередности заявок, то сигнал с узла 7 сравнения блокирует второй счетчик 5 для последующих сигналов обслуживания.30 С другой стороны, если счетчик 9 обгонит счетчик 5 на величину, превышающую объем памяти блока 4, то сигнал с узла 7 сравнения блокирует счетчик 9 для сигналов, требующих обслуживания.35 14Гзименение предлагаемого устройства позволяет ускорить процесс обработки низкоприоритетных заявок.Формула изобретенияУстройство для организации очереди, содержащее элемент ИЛИ, два счетчика, узел сравнения, причем группа входов элемента ИЛИ является группой запросных входов устройства, первый выход каждого счетчика соединен с соответствующим входом узла сравнения, отличающееся тем, что, с целью повышения быстродействия, устройство содержит блок памяти, шифратор и дешифратор, причем адресный выход шифратора соединен с адресным входом блока памяти, блокирующий выход шифратора соединен с первым входом перВоГо счетчика, выход элемента ИЛИ соединен со вторым входом первого счетчика, первый выход узла сравнения соединен с третьим входом первого счетчика второй выход узла сравнения соединен с первым входом второго счетчика, второй вход которого является управляющим входом устройства, второй выход каждого счетчика соединен с соответствующим входом блока памяти, выход блока памяти соединен с входом дешифратора, группа выходов дешифратора является группой выходов устройства, а группа входов шифратора - группой запросных входов устройства.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР425177, кл. 6 06 Е 9/18, 1974.2. Авторское свидетельство СССР496558, кл, б 06 Г 9/00, 1975 (прототип).Редактор Н. БушаеваЗаказ 4077/76ВНИИПИ Гопо дела113035, Москвфилиал ППП Па Составитель М, КудряшевТехред А. Бойкас Корректор Н. СтепТираж 745 Подписноеударственного комитета СССРизобретений и открытийЖ - 35, Раушская наб д, 4/5ент, г. Ужгород, ул. Проектная, 4