Распределитель импульсов

О.П ИСДН И Е(иИБ 92ИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик(61) Дополнительное к авт. свид-ву 22) Заявлено 01.02.7 21) 2575016, 18-21 51) М КлзН ОЗК 17,6 явки о с присое тинен ие твекаюй квинтеСССРи изобретенийотк рсчтий 23) Приоритет (43) Опубликов суд(45) Дата оиуоликоаиия описания 30.0-1.80. Исаеко, В. А. Калиничев и В. Ч. Тафел зоо етеиия 1) Заявитель АСПРЕДЕЛИТЕЛЬ ИИПУЛЬС Изобретение относится к вычпслитслшки технике и предназначено для получения сигналов, разцссснных во времени и пространстве.Известен распределитель, ио;тросицыи иа кольцевом сдвиговом регистре с перекрестными связями (счетчик Джонсона) 11.Недостатком распределителя я иястся переход в нерабочее состояние цри соос, кроме того, ца выходах дешцфратора уровней 10 возможно появлев 1 с ложных сигналов.Известен распределитель сигналов, содержащий счетчик и дешифратор, выход младшего разряда счетчика соединен с входом младшего разряда дешифратора, выхо ды старших разрядов соединены с входами старших разрядов дсшифрагора /2.Недостатком этого распределителя является наличие на выходных дешифратора ложных сигналов при переходе счетчика в 20 другое состояние.С целью устрацешгя ложных сигналов ца выходах дешифратора в распределитель, содержащий счстчик и дешифратор, выход младшего разряда счетчика соединен свхо дом младшего разряда дсшифратора, выходы старших разрядов счетчика соединены с первой группой входов старших разрядодсшифратора, ввсдсп регистр памяти, динамический вход записи которого соеди- зо 2цсц с выходом младгцсго разряда счетчика, ыхолы старших разрядов которого подкгиочспы к информационным входам регитра памяти, сослицс ного ыходами с второй группой входов старших разрядов дсшифратора.На фиг. 1 показана функциональная схема распределителя импульсов.Схема солсржит входную шину 1, счетчик 2, регистр 3 памяти с динамическим холом зациси, дешифратор 4, группу бвыходных шиц.Временная диаграмма раооты устройства ца 16 выколов изображена на фиг. 2, где СИ - входные сицхроимпульсы, а, и а 1 - сигналы ца прямом и инверсном выходах младшего разряда счетчика, а, а ав - сигналы на прямых выходах старших разрядов счетчика; д 6., бв - сигналы на прямых выходах регистра памяти; до - а 1 в - ыходцыс сигналы распределителя (сигналы ца выходах дешифратора).Распределитель работает следующим образом.Входные синхропмпульсы СИ, поступающие на вход счет шка, изменяют его состояния, причем перенос в старшие (второй п последуюгций) разряды счетчика осуществляется по заднему фронту сигнала с прямо.о выхода младшего разряда счетчика. По731592 а 7 а,ав Бв о а= а БгБвБв- а 5 аг а, а ог=а 5 Бг Бч БВ аз:а, аг ав ав а 5 Бг Б БВ ав=а 5.аг а а ПОПП 1 СПОЕ Тираж 995 Изл.35 Заказ 202/ ипоРгф 1151, пР. С 1 Ппо 11,заднему фронту сигнала с выхода младшего разряда счетчика производится запись текущего состояния старших разрядовсчет. чика в регистр памяти, благодаря чему состояния регистра памяти повторяют состояния старших разрядов счетчика с задержкой на один такт входных синхроимпульсов,На выходы дешифратора, выделяюцис четные выходные сигналы (й 4, й.1 го, Аъ 44), поступают сигналы с инверсного выхода младшего разряда счетчика и с выходов регистра памяти, На входы дсшифратора, выделяющие нечетные выходные импульсы 1,11 а 3, 5 "7 "15) ступают сигналы с прямого выхода младшего разряда счетчика и с выходов старших разрядов счетчика. Благодаря этому переходные процессы для каждой пз двух групп дсшифратора (четно и нечетной) происходят в паузах между разрсшспнымп состояниями младшего разряда счетчика, вследствие чего появление на выходах устройства ложных сигналов исключено,Формула изобретения Распределитель импульсов, содержащийсчетчик и дешифратор, выход младшегоразряда счетчика соединен с входом младшего разряда дешифратора, выходы старших разрядов счетчика соединены с первойгруппой входов старших разрядов дешиф.ратора, о т л и ч а ю щ и й с я тем, что, с10 целью устранения логкных сигналов на выходах дешифратора, в него введен регистрпамяти, динамический вход запси которого соединен с выходом младшего разрядасчетчика, выходы старших разрядов кото- рого подключены к информационным входам рс.истра памяти, соединенного входами с второй группой входов старших разрядов дешифратора,Источники информации,20 принятые во внимание при экспертизе1. Лвторское свидетельство356768,кл. Н ОЗК 17,162, 1972.2. Букреев И. Н. и др. Микроэлектронныесхемы цифровых устройств. М., 1975, с. 276,25 рис. 6 - 11 (прототип). си1ау= сЬ аг а авагта =а Бг Бе Бвг