Устройство для задержки импульсов

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик1 ополнительно вт ви -в 2496967/18-21 (Бюллетень М 6ания 18.02.80(22) Заявлено 170677 (2 с присоединением заявки (23) Приоритет -3 К 5/1 сударственный комитет СССР оо делам изобретений н открытий(72) Авторы изобретения Н.И. Устинов и М .Д. Бык 1) Заявитель ДЛЯ ЗАДЕРЖКИ ИМПУЛЬС 54) УСТРОЙ ки.Использованиецепей, параллельннагрузки источникнежелательно, таквдвое (в зависимоуменьшаетсление устройства цепь льсов поч ения тегриру енных в ых импу и этом соотнош ое сопро етственн ух и вклю вход ак п и от вход соотв Изобретение относится к импульснойтехнике и может быть использовано всовременной технике связи, радиотехнике, электронно-вычислительной технике и других отраслях радиоэлектроникии.Известны устройства для задержкипрямоугольных импульсов, содержащиеисточник питания, триггер, состоящийиз двух элементов И-НЕ, с установочными входами, инвертор, подключенныйк одному установочному входу триггера, первую и вторую интегрирующие цепи с меньшей и большей постояннымивремени, причем входы интегрирующихцепей подключены к источнику питания,выход первой интегрирующей цепи подключен к другому установочному входутриггера, а выход второй интегрирую"щей цепи подключен к входу инвертора 1),Это устройство без изменения егосущественных признаков может быть использовано для задержки импульсныхсигналов, при этом достигается высокая крутизна заднего фронта выходного импульса. Кроме того, в устройстве может быть получена равная длительность входного и выходного импуль-о сов за счет выбора определенных вели-,чин постоянных времени первой (С ) ивторой (Ю) интегрирующих цепей. Однако достигнутое равенство не сохраняется в случае изменения выходногосопротивления источника питания -источника входных импульсов или использования другого источника, отличающегося от первого значениямивы-ходных параметров . Это объясняетсятем, что источник питания непосредственно подключен к входам интегрирующих цепей, в результате чего егопеременное выходное сопротивлениевключено в цепь перезаряда времязадающих конденсаторов интегрирукщихВС-цепей, Иэ-за того, что выходноесопротивление источника является элементом времязадающей цепи, переменный характер носит и величина формируемой устройством временной эадерж"716143 формула изобретения 20 ЦНИИПИ Заказ 9541/ Тираж 9 одписн увеличивается потребляемый от,источника входных сигналов ток, Это обстоятельство в случае применения источника входных сигналов, выполненного на ИМ, и имеющего поэтому малуювыходную мощность приводит, в конечйом счете, к сужению диапазона формируемых временных задержек, таккак однозначно определяет максимально допустимое значение емкости времязадающих конденсаторов,Известны устройства, содержащиевыходной ВЯ-триггер, инвертор, входной инвертор, интегрирующую ВС-цепь2), Такое. устройство недостаточноточно сохраняет длительность входного импульса при его передаче.Целью изобретения является устранение искажения длительности импульсапри передаче.Для достижения указанной цели вустройство, содержащее выходнойВЯ-триггер на двух элементах И-НЕ,инвертор, выход которого подключен кодному из входов ВЯ-триггера, интегрирующую ВС-цепь, выход которой подключен к входу инвертора и к другомувходу ВЯ-триггера, входной инвертор,выход которого подключен к входу ин-тегрирующей ВС-цепи, введена последовательная диодно-резистивная цепь,подключенная параллельно резисторуинтегрирующей ВС-цепи, при этом катод диода подключен к выходу входного инвертора.На чертеже представлена принципиальная схема устройства.Устройство содержит выходнойВЯ-триггер на двух элементах И-НЕ 1и 2, инвертор 3, интегрирующуюЙС-цепь, состоящую из резистора 4 и. конденсатора 5; входной инвертор б,диодне-резистивную цепь, состоящуюиэ диода 7 и резистора 8.Работает устройство следующим образом,флиилал ППП Патент,Импульс, подлежащий задержке, поступает на вход инвертора б. Передним фронтсм импульса, задержанногона интегрирующей цепи, состоящей изрезистора 4 и конденсатора 5,ВЯ-триг гер устанавливается в единичное состояние. При этом на второй входтриггера с выхода инвертора 3 поступает запрещающий потенциал. Задним фронтом импульса ВЯ-триггер ус 1 р танавливается в исходное состояниеи на его выходе формируется задержанный импульс, длительность которогоравна длительности входного импульса.Равенство длительностей обусловленовключением последовательной диоднорезистивной цепи 7, 8, ускоряющейперезаряд конденсатора 5. Устройство для задержки импульсов,содержащее выходной ВЯ-триггер надвух элементах И-НЕ, инвертор, выходкоторого подключен к одному из вхо 25 дов ВЯ-триггера, интегрирующуюВС-цепь, выход которой подключен квходу инвертора и к другому входуВЯ-триггера, входной инвертор, выходкоторого подключен к входу интегри 30 рующей ВС-цепи, о т л и ч а ю щ е ес я тем, что, с целью устраненияискажения длительности импульса припередаче, в устройство введена последовательная диодно-резистивнаяЗ 5 цепь, подключенная параллельно резистору интегрирующей ВС-цепи, при этомкатод диода подключен к выходу входного инвертора.Источники информации,принятые во внимание при экспертизе1. Ьвторское свидетельствоР 503348, кл, Н 03 Н 5/00, 1972.2, Гутников П.С . Интегральнаяэлектроника в измерительных приборах,1974, с. 105 (прототип) . Ужгород, ул. Проектная,4