Устройство для задержки

/18 Гкудврственный нвипте СССР но делам нзабретеннй н открытнйритет УДК 621. 31 ,562(088.8) бликовано 05.01.79.Бюллетень % 1 а опубликования описания 08,01.7 ухин и В. А. Тихомиров СТРОИСТВО ДЛ Изобретение относится к импульсной технике, может быть использовано в бесконтактных схемах управления.Известны устройства для задержки; содержащие четырехплечую мостовую схему,состоящую нз резисторно-емкостной времязадающей цепи и резнсторного делители напряжения, подключенных между полюсамиисточника питания, в диагональ которойвключен эквивалент двухбазового диода,входной усилитель с исполнительным релев качестве нагрузки ).Данные устройства имеют недостаточные пределы регулирования времени задержки.Известны устройства для задержки, содержащие времязадающую йС-цепь, пороговый каскад, выходной каскад, входной каскад, модулятор 2),Указанные устройства имеют недостаточные пределы плавного регулирования временной задержки.Цель изобретения - расширение пределов плавного регулирования.С этой целью в устройство, содержащеепоследовательную времязадающую КС-цепь,выход которой подключен ко входу порогоного каскада на эквиваленте двухбазовогодиода с делителем опорного напряженияна его выходе, выходной каскад, НБ. выходкоторого соединен со вторым входом порогового каскада, входной каскад И - НЕ, выход которого соединен со вторым входомпорогового каскада и входом выходногокаскада, модулятор, подключенный выходом ко входу времязадающей. ЙС-цепи, введены диод и два резистора, причем коллектор р-и-р транзистора эквивалента двухба 6 зового диода порогового каскада подключенчерез соединенные последовательно диод ирезистор ко входу выходного каскада, а общая точка катода диода и резистора черезвторой резистор соединена с отрицательнойщиной источника питания,5На чертеже представлена принципиальная схема устройства,Устройство содержит времязадающую ЙС-цепь, состоящую из резистораи конденсатора 2, пороговый каскад (эквивалент двухбазового диода) на транзисторах 3 н 4, делитель опорного напряженияна резисторах .5 - 7 н диоде 8, выходнойкаскад НЕ на транзисторе 9, входной каскад И - НЕ на транзисторе Омодулятор,643состоящий из эквивалента двухбазового диода на транзисторах 1 и 12, премязадающей цепи на резисторе 13 и конденсаторе 14,делителя на резисторах 15, 16, эмиттерцойнагрузки,на резисторах 17, 18, диод 19,резисторы 20, 21, цепь связи ИЛИ на диодах 22, 23, резисторе 24; цепь подавленияложного импульса на выходе устройства надиоде 25, конденсаторе 26,Устройство работает следующим образом.В исходном состоянии, когда сигнал навыходе устройства задержки не поступает,транзистор 10 закрыт, и напряжение с егоколлектора через диод 25 заряжает конденсатор 26 и через резистор 24 поступает цабазу транзистора 9, удерживая его в насыщенном состоянии, На выходе элемента приэтом присутствует сигнал Оъ, Нацряжеццес колЛектора транзистора 10 постуцаеттакже через диод 22 на базу транзистора 4 иудерживает пороговый каскад ца транзисторах 3, 4 в открытом состоянии. Времязадающцй коцдецсатор 2 заряжен.Модулятор генерирует импульсное напряжение, которое снимается с делителя (резисторы 17, 18) ц подается на конденсатор 2.При постуцлецци ца вход, устройства задержки сигнала 1 открывается транзистор 10, транзисторы 3, 4 закрываются,Транзистор 9 удерживается в открытомсостоянии током разряда конденсатора 26через резистор связи 24.После перехода транзисторов 3, 4 в закрытое состояние транзистор 9 удерживается в открытом состоянии током, проходящимпо резисторам 20, 21, переходу база-эмиттер транзистора 9.Времязадаюцгий конденсатор 2 заряжает. ,ся через резистор 1.При заряде конденсатора 2 до опорного напряжения делителя резисторы 5 - 7,диод 8) рацзисторы 3, 4 открываются, конденсатор 2 разряжаетсц. 15324отенциал на коллекторе транзистора 4становится равным нулю. Ток базы транзистора 9 идет через диод 19 и переход коллектор.эмиттер транзистора 4.Транзистор 9 закрывается. Напряжениес его коллектора поступает через диод 23 на базу транзистора 4, удерживая пороговый каскад в открытом состоянии.На выходе устройства задержки появляется сигнал 1.При снятии сигнала 1 со входа устройстве возвращается в исходное состояние,формула изобретения Устройство для задержки, содержащеепоследовательную времязадающую КС-цепь,выход которой подключен ко входу порогового каскада на эквиваленте двухбазово.го диода с делителем опорного напряженияца его выходе, входной каскад НЕ, выходкоторого соединен со вторым входом доро 20 гового каскада, входной каскад И - НЕ, выход которого соединен со вторым входомпорогового каскада и входом выходногокаскада, модулятор, подключенный выходом ковходу времязадающей йС-цепи, отличаю 25щееся тем, что, с целью расширения пределов плавного регулирования временной задержки, в него введены диод и два резистора, причем коллектор р-и-р транзистора эквивалента двухбаэового диода пороговогокаскада через соединенные последовательнодиод и резистор подключен ко входу выходного каскада, а общая точка катода диода ц резистора через второй резистор соединеца с отрицательной шиной источникапитания,Источники информации, принятые во вниЗ 5 мание при экспертизе:1. Авторское свидетельство СССР374673, Н 01 Ц 4718, 01,06,71,2, Авторское свидетельство СССР470067, Н ОЗ К 503,08.06,73,Ш 4 ИИПИ Заказ 7527/49 Тираж Эйа Поднисн Филиал ППП Патент, г. Ужгород, ул. Проектная, 4