Устройство для временной привязки асинхронного импульса

п) 63561 О Союз Советских Социалистических Республик(22) Заявлено 07,09.77 (21) 2522730/1с присоединением заявки акоев 51) х 1.1 хл.- Н 03 К 5/13 Государственный комитет СССР(23) Приорит делам изобретений и открытий(53) УДК 621.374.21088.8) Опубликовано 30.11.78. Бюллетень М 44 45) Дата опублнкозаня описания 30.11.7 72) Автор лзобретени А. В. Ходаков 71) Заявитель И ВЯЗКИ 1 гРОЙСТВО ДЛЯ ВРЕМЕННО АСИНХРОННОГО ИМПУЛ 54 Устройств асинхронного щим образом временнойса работае для язкнедуюмпл Изобретение относится к области приборостроения и может быть использовано втехнике измерения,и формирования временных,интервалов.Известно устройство временной привязки асинхронного импульса, содержащеетриггеры привязки, формирующие потенциал разрешения опроса:по заднему фронту импульсов опорной последовательности,элементы запоминания импульса запроса иего стирания после формирования импульсаопроса,Однако такое устройство критично кдлительности входного асинхронного импульса.15Известнотриггер привса запроса,Недостаток этого устройства состоит втом, что подача импульсов запроса с интервалом, равным или меньшим периода опорной последовательности, приводит к их потере, т. е. к .нарушению функционированияустройства.Цель изобретения - повышение,надежности устройства.Поставленная цель достигается тем, чтов устройство временной привязки асинхрон,ного импульса, содержащее блок памятитактовых импульсов, первый вход которого З 0 также устройство, содержащееязки,и триггер памяти импуль соединен с шннои тактовых импульсов, и блок памяти импульсов запроса, первый вход которого соединен с шиной импульсов запроса, дополнительно введены анализатор нуля и .О-триггер, причем шина тактовых импульсов соединена со счетным входом В-триггера, инверсный выход Й-триггера соединен с вторым входом блока памяти тактовых импульсов, .О-вход 0-триггера соединен с выходом анализатора нуля, входы анализатора нуля соединены поразрядно с выходами каждого разряда блока памяти импульсов запроса н блока памяти тактовых импульсов.На чертеже изображена структурная электрическая схема устройства.Устройство временной привязки асинхрончого импульса содержит 0-триггер 1, блок 2 памяти импульсов запроса, блок 3 памяти тактовых импульсов, анализатор 4 нуля, шину б тактовых импульсов и шину б импульсов запроса. На вход блока 2 памяти импульсов запроса поступают импульсы запроса с шины б, которые подсчитываются нм.Составитель А. ФилипповТекред А. Камышникова Корректор И Симкина Редактор Т. Рыбалова Заказ 84111273 Изд.731 Тираж 1045 Подписное НПО Государственного комитета СССР по дедам изобретений и открытий Москва )К-З 5, Раушская наб., д, 4/5Тип. Харьк. фид. пред. Патент Емкости блоков памяти импульсов запроса и тактовых импульсов определяются вероятным числом импульсов запроса, следующих подряд с суммарнысм интервалом, 5 меньшим периода тактовых импульсов. На выходе анализатора 4 нуля появляется сигнал неравенства кодов, блока памяти импульсов запроса л блока ,паляти такто 10 вых импульсов, по которому тактовый,импульс, поступающий с шины 5, переведет 0-триггер 1 в состояние, разрешающее счет тактовых импульсов блоком памяти такто вых импульсов, путем, подачи соответствую щего уровня на второй, вход блока памяти тактовых импульсов, В случае равенства кодов блоков памяти, импульсов запроса и тактовых импульсов, анализатор нуля выдает сигнал равенства кодови В-триггер 1 опрокидывается в,исходное состояние. Устройство для временной, привязки асинхронного импульса, содержащее блок памяти тактовых импульсов, первый вход которого соединен с шиной тактовых импульсов, и блок памятями импульсов запроса, первый,вход которого соединен с шиной импульсов запроса, о т л,и ч а ю ще е с я тем, что, с целью повышения надежности, в него дополнительно введены анализатор пуля и Й-триггер, причем шина тактовых импульсов соединена со счетным входом Й-тригера, инверсный выход Й-триггера соединен с вторым входом блока памяти тактовых импульсов, а В-вход В-трипгера соединен с выходом анализатора нуля, входы анализатора нуля соединены поразрядно с выходами каждого разряда блока памяти импульсов запроса и блока памяти тактовых импульсов.