Устройство задержки

7/2 заявкиГосударственный комитет Совета Министров СССР ло делам изобретенийи открытий 43) Опубликовано 30.03.78. Бюллете) Дата опубликования описания 18.04.78 72) Авторы изобретени ин, А. В, Калашников и 3. В, Сурвил(71) Заявитель РОЙСТВО ЗАДЕРЖ 54 ляется упрощение го надежности, 301обретение относится к области автомаИзвестны устройства задержки, содержащие операционный усилитель, к неинверсному входу которого подключен источник опорного напряжения, а инверсныи вход через резистор соединен с общей точкой транзисторного ключа и конденсатора и через резистор - с шиной питания 1, Недостатком указанных устройств является недостаточная точность вре мени задержки, что обусловлено невозможностью сбалансировать входы, так как величина сопротивления на инверсном входе не является постоянной, а зависит от состояния устройства, 1Известны также устройства, содержащие транзистор, операционный усилитель, время- задающую ЯС-цепь, резисторы и диод 2,Недостатком таких устройств является то, что временная задержка выражается длитель постыл выходного импульса. Это делает устройство неудобным в эксплуатации, так как приходится подключать дополнительные элементы, необходимые для преобразования импульса в потенциальный выходной сигнал, за держанный по отношению к входному сигналу на некоторое время, равное длительности импульса.Целью изобретения явустройства и повышение е Для этого в устройстве, содержащем транзистор, базой, подключенный к входной шине, эмигтером - и оощей шине, а коллектором через резистор - к шине источника питания, операционный усилитель, последовательную ЯС-цепь, включенную между коллектором транзистора и инверсным входом операционного усилителя, причем выход КС-цепи через другой резистор соединен с шиной источника питания и через диод - с общей шиной, и резистор, подключенный одним выводом к инверсному входу операционного усилителя, другой вывод указачного резистора соединен с коллектором транзистора.На чертеже представлена принципиальная схема предлагаемого устройства.Оно содержит транзистор 1, входную шину 2, общую шину 3, шину 4 источника питания, резистор 5, операционный усилитель 6, последовательную ЯС-цепь, состоящую из резистора 7 и конденсатора 8, резистор 9, диод 10 и резистор 11,При отсутствии входного сигнала транзистор 1 заперт и конденсатор 8 заряжен питающим напряжением. При этом левая пластина конденсатора имеет положительный заряд по отношению к общей шине. Вследствие того, что ток в цепи неинверсного входа больше, чем ток в цепи инверсного входа, полярность напряжения на выходе операционного усили. Радьк Рыбки орректоры: Е. Мохова и Л. Брахнина дактор Н, Гро Изд.322 ПО Государственного к по делам изо 113035, Москва, ЖПодписное каз 266/15 Тираж 1087итета Совета Министров ССретений и открытий5, Раушская наб., д. 4,5 ипография, пр. Сапунова,теля положительна. Когда на входную шину устройства поступает сигнал, транзистор 1 опирается и соединяет с общей шиной левую пластину конденсатора 8, который разряжается. На инверсный вход усилителя б поступает отрицательное напряжение от конденсатора 8, а неинверсный вход операционного усилителя подключен к общей шине. В этом случае полярность напряжения на выходе операционного усилителя остается положительной. По окончании разряда конденсатора напряжение сигнала на инверсном входе операционного усилителя 6 станет положительным, что приведет к изменению полярности на выходе усилителя.Таким образом, изменение полярности на выходе устройства задержки происходит через некоторое время после подачи входного сигнала. Длительность задержки определяется параметрами ЯС-цепи и соотношением резисторов 9 и 7. Формула изобретенияУстройство задержки, содержащее транзистор, подключенный базой к входной шине,эмиттером - к общей шине, а коллектором через резистор - к шине источника питания, операционный усилитель, последовательную ЯС-цепь, включенную между коллектором 5 транзистора и инверсным входом операционного усилителя, причем выход ЯС-цепи через другой резистор соединен с шиной источника питания и через диод - с общей шиной, резистор, подключенный одним выходом к неин версному входу операционного усилителя, о тл и ч а ю щ ее с я тем, что, с целью повышения надежности, другой вывод указанного резистора соединен с коллектором транзистора. 15 Источники информации,принятые во внимание при экспертизе1. Отраслевой стандарт ОСТ 11. К 0342.003.20 Дополнение к руководству по применению интегральных микросхем НП 0.073.006, с. 179,рис. 26, срок введения 15.06.72.2. Патент США3693030, кл. 307 - 273,1972.25