Дифференциальный усилитель

ОПИСАНИЕ ИЗОБРЕТЕНИЯ52585 Сокз Советских Соцналисти ескнх Ресоублнк) Дополнительн к авт. свид-ву 51) М. Кл, Н 03 Г 21) 1856335,влено 06.1 ем заявкиисоеди Государстоеннык комитет овета Министров СССР 23) Приоритетпубликовано 30.0(088,8) етень1 я 17.06,76 елам изобретений и 1 ткрытиК та опубликования опис 2) Авторы изобретени Ю. В. Акимов. Петрик Заявитель АЛЬНЫЙ УСИЛИТЕЛ(54) ДИффЕР соединен к источколлектором до включен пе евестныи ощность ретения литель имеет малую величение выходной Изобретение относится к радиотехнике и может использоваться в системах автоматического регулирования,Известен дифференциальный усилитель, содержащий дифференциальный каскад на транзисторах одного типа проводимости, между базами которых подключен резистивный делитель, а средняя точка делителя подключена к базе дополнительного тоанзистора противоположного типа проводимости, причем эмиттер дополнительного транзистора соединен с эмиттерами транзисторов дифференциального каскада,Однако из усивыходную мЦель изоб Умощности.Для этого место соединения эмиттеров транзисторов дифференциального каскада подключено через резистор к общей шине.На чертеже изображена схема дифференциального усилителя.Усилитель содержит предварительный каскад 1 усиления, выходы которого соединены с резистивным делителем на резисторах 2 и 3 и базами транзисторов 4 и 5, образующих дифференциальный каскад, Точка соединения резисторов 2 и 3 подключена к базе дополнительного транзистора 6, эмиттер которого соединен с эмиттерами транзисторов 4 и 5 и резистором 7, а коллектор принику питания. Между базой иполнительного транзистора р менный резистор 8.5 Резисторы 9 и 10 обратной связи включенымежду коллекторами транзисторов 4, 5 и входами усилителя.Усилитель работает следующим образом.При отсутствии сигнала на входе усилите ля потенциалы баз транзисторов 4, 5 одинаковы и равны потенциалу точки соединения резисторов 2, 3, а следовательно и потенциалу базы дополнительного транзистора 6, включенного по схеме эмиттерного повторителя, ра бочая точка которого задается резистором 7.Потенциалы эмиттеров транзисторов 4, 5, 6 приблизительно равны потенциалам баз, поэтому транзисторы 4, 5 закрыты.При поступлении входного сигнала одной 20 полярности повышается, допустим, потенциалбазы транзистора 4 и настолько же понижается потенциал базы транзистора 5, потенциал базы транзистора 6 не меняется, следовательно потенциал эмиттеров транзисторов 4, 5, 6 25 остается тем же, значит транзистор 4 открывается, а транзистор 5 остается закрытым.При этом отрицательная обратная связь, которая уменьшает нелинейные искажения, вызванные выбором рабочей точки, ос"ществля ется через резистор 10,512555 Составитель Е. Погиблов орректор А. Галахова Подуруш едактор Т, Рыбалова ехред Тираж 1029 Совета Мин и открытий скал наб., д. 4Подписи 11 Изд, Мо 1329 НИИПИ Государственного комитет по делам изобретении 113035, Москва, )К, Ра 1Заказ 13 ров С Типография, пр. Сапунов В случае поступления входного сигнала другой полярности схема работает аналогично, но открывается транзистор 5, а отрицательная связь осуществляется через резистор 9, Таким образом, дифференциальный каскад работает в режиме класса Б, в результате чего увеличивается к. п . д, и выходная мощность дифференциального усилителя, Переменным резистором 8 можно подобрать новую рабочую точку транзисторов 4, 5, 6 таким образом, что транзисторы 4, 5 работают в режиме класса АБ. Это приводит к уменьшению нелинейных искажений сигнала.Режим работы транзисторов 4, 5 зависит только от режима дополнительного транзистора 6, Если одновременно увеличиваются или уменьшаются потенциалы баз транзисторов 4, 5, например, из-за изменения обратных токов транзисторов, входящих в схему, под действием температуры, то в той же степени меняется потенциал базы транзистора 6, а следовательно, и потенциалы эмиттеров 4, 5, 6, т. е. режим работы транзисторов 4, 5 приблизительно остается прежним.5Формула изобретенияДифференциальный усилитель, содержащийдифференциальный каскад на транзисторах одного типа проводимости, между базами ко торых подключен резистивный делитель, асредняя точка делителя подключена к базе дополнительного транзистора противоположного типа проводимости, причем эмиттер дополнительного транзистора соединен с эмитте рами транзисторов дифференциального каскада, отличающийся тем, что, с целью увеличения выходной мощности, место соединения эмиттеров транзисторов дифференциального каскада подключено через резистор к общей 20 шине.