Управляющее устройство для дисретной регулировки фазы импульсов

ОЛ ИСА НИ Е ИЗОБРЕТЕН Ия р 1 498726 Союз Советских Соаиалнстическнх Республик(51) М. К,заявки Мо рисоединени Государственнын комитет Совета МииистРов СССР по делам изооретеиий 3) Приоритетпубликовано 0 21,374 (088.8) юллетень Ме 3 рыти Дата опубликования описания О.04.76 2) Авторы изобретени) Заявитель ПРАВЛЯЮЩЕЕ УСТРОЙСТВО ДЛЯ ДИСКРЕТ РЕГУЛИРОВКИ ФАЗЫ ИМПУЛЬСОВИзобретение относится к области дискретных систем связи.Известно управляющее устройство для дискретной регулировки фазы импульсов, содержащее схему Запрет, схему И, схе му ИЛИ, делитель частоты. Выход схемы И подключен к первому входу схемы ИЛИ, первый вход схемы И соединен с шиной управляющего сигнала в режиме опережения, второй вход схемы И и вто рой вход схемы Запрет соединены с шиной опорной импульсной последовательности, а первый вход схемы Запрет подключен к шине управляющего сигнала в режиме отставания, 15Однако такое устройство не позволяет исключить неопределенность фазового сдвига в режиме отставания.Цель изобретения - устранение этого недостатка. 20Эта цель достигается за счет того, что в предложенном устройстве шина управляющего сигнала в режиме опережения подключенд к третьему входу схемы Запрет, а выход схемы Запрет через делитель частоты 25 соединен со вторым входом схемы ИЛИ.На чертеже дана блок-схема устройства.Устройство содержит схему Запрет 1, схему И 2, делитель частоты 3 и схему ИЛИ 4. 30Первый вход схемы И 2 подключен к 2шине управляющего сигнала в режиме опережения (точка В) и к третьему входу схемы Запрет 1. Второй вход схемы И 2 соединен с шиной опорной импульсной послеДовательности 1 о и со втоРым входом схемы Запрет 1. Первый вход схемы Запрет 1 подключен к шине управляющего сигнала в режиме отставания (точка А). Выход схемы Запрет 1 через делитель частоты 3 соединен с первым входом схемы ИЛИ 4, а второй вход схемы ИЛИ 4 - с выходом схемы И 2.Устройство работает следующим образом, При отсутствии сигналов на шинах управляющих сигналов в режиме отставания и в режиме опережения входная опорная последовательность импУльсов с частотой,Го поступает через схему Запрет 1 на вход делителя частоты 3, где делится на два и через схему ИЛИ 4 поступает на выход устройства.При появлении сигнала па шине управляющего сигнала в режиме отставания (точка В) запрещается подача через схему Запрет 1 одного входного импульса опорной частоты,Го на вход делителя частоты 3 и разрешается прохождение этого импульса входной опорной частоты через схему И 2 и схему ИЛИ 4 на выход управляющего устройства. При этом в последовательность импульсов, поступающих с выхода делителя498726 Предмет изобретения Составитель Р. Матвеева Техред 3. ТараненкоРедактор Л, Утехина Заказ 411/18 Изд. Мз 165 Тираж 1029 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д, 4/5Типография, пр. Сапунова, 2 частоты 3, вставляется один импульс опорной частоты, и исключается сдвиг фазы на половину шага коррекции, равного 1/о выходной последовательности импульсов делителя 3 в режиме отставания.При появлении управляющего сигнала в режиме опережения (точка А) запрещается подача через схему Запрет 1 одного входного импульса опорной частоты з на вход делителя 3. В результате выбивается один очередной импульс из последовательности импульсов, поступающих с выхода делителя 3. Управляющее устройство для дискретнойрегулировки фазы импульсов, содержащее схему Запрет, схему И, схему ИЛИ, делитель частоты, причем выход схемы И подключен к первому входу схемы ИЛИ, первый вход схемы И соединен с шиной управляющего сигнала в режиме опережения, второй вход схемы И и второй вход схемы Запрет соединены с шиной опорной импульсной последовательности, а первый вход схемы Запрет подключен к шине уп равляющего сигнала в режиме отставания,о т л и ч а ю щ е е с я тем, что, с целью исключения неопределенности фазового сдвига в режиме отставания, шина управляющего сигнала в режиме опережения подключена к 15 третьему входу схемы Запрет, а выходсхемы Запрет через делитель частоты соединен со вторым входом схемы ИЛИ.