Частотный дискриминатор

) 4657 ОВ Союз Советских Социалистических Республик) Приоритетубликовано 30.03,Гасударственные комитет Совета Министров СССР ао делам изобретений Бюллетень12исания 26,06.75 53) УДК 621.376,3(088.8) и открытии ага опуоликован Авторизобретен А. Д, Ивл(54) ЧАСТОТНЫЙ ДИСКРИМИНАТО чагас На чертеже представлена схема пр мого частотного дискриминатора.Она содержит усилитель-ограничи два аналогичных тракта 2 и 3, кажды торых содержит дпффсренцирующую триггер 5, схему И 6, де,тель ча филь;р 8 нижних частот, источник 9 т частоты, пороговое усройстьо 10. тель 1, "Г ИЗ КО- цепь 4, ТОы 7, актовой Устройство работает следуюши образом, Частотно-кОдулиртванны сигнал, поступающип на усилитель-Ограничитель 1, усиливается и ограничивается по а.плптуде, дале через дцфференцируОщис цспп 4 Обоих тракриод частоты частотно-модулированного сиг нала триггеры 5 и обеспечивает разОлоки 1 тов ку делителей частоты 7. содержит усилиазными выхода которых черезлючены к пороИмпульсы источи частоты 7, с выход время, равное пол частотно-модулиров ву;О-, на триггеры 5 нос состояние, сбес ходах этих триггеро тсльностей импульс ной полупериоду модулированного с дах триггеров ОИзобретение относится к технике передачи данных по каналаг связи методом частотной модуляции и, в частности, может применяться в устройствах преобразования сигналов аппаратуры передачи данных и тонального телеграфирования, в различных преобразователях и устройствах телемеханики и телеуправления, в устройствах для измерения частоты и временных интервалов.Известный дискриминатортель-ограничитель с противофми и две схемы И, выходьфильтры нижних частот подкговому устройству.Для уменьшения краевых искажений частотного дискриминатора в предлагаемом дискриминаторе вместо последовательного соединения трех формирователей временных интервалов между выходом усилителя-ограничителя и соответствующей схемой И, каждый выход усилителя-ограничителя подключен к первому входу соответствующей схемы И через последовательно соединенные дифференцирующую цепь и триггер, второй вход которого подсоединен к источнику тактовой частоты через делитель частоты, а вход управления последнего соединен с соответствующим выходом триггера, при этом вторые входы схем И перекрестно соединены со вторыми выходами триггеров,(51) М. Кл. Н ОЗЙ 3/02 Н 031 5/20ика 9 запускают делители а которых импул; сы через упериоду средней частоты анного сип;ала, воздейсти возвраща;ст их в ,ходпечивая получение па ыв двух пря.:ьп; поссОдсваов с дгительпост:;О, равсредней частоты частотпогнала, а па других выхонверсных последоватсл но465708 Предмет изобретения оставитель А. Ивле актор Н, Коляда Техред Т. Курилко Корректоры: А. Степанова и Л. ДенисоваТираж 902Совета Министоткрытийнаб., д. 4/5 ПодписноССР Изд.1312 осударственного комитет по делам изобретений Москва, Ж, Раушскааказ 1394/3 ИПИ Типография, пр. Сапунова,стей импульсов. Получаемые на выходах триггеров 5 прямые последовательности импульсов далее сравниваются в схеме И 6 тракта 2, обеспечивая детектирование частотно-модулированного сигнала, соответствующего удвоенному значению верхней частоты, а формируемые на инверсных выходах этих триггеров инверсные последовательности импульсов после сравнения в схеме И 6 тракта 3 обеспечивают детектирование сигнала, соответствующего удвоенному значению нижней частоты. Таким образом, в результате логического детектирования на выходе каждой схемы И формируются пачки импульсов, чередование которых осуществляется по закону модулирующей функции. Полученные последовательности импульсов усредняются в фильтрах 8 и поступают на пороговое устройство 10. Частотный дискриминатор, содержащийусилитель-ограничитель с противофазными5 выходами и две схемы И, выходы которыхчерез фильтры нижних частот подключены кпороговому устройству, о т л и ч а ю щ и й с ятем, что, с целью уменьшения краевых искажений, каждый выход усилителя-ограничите 10 ля подключен к первому входу соответствующей схемы И через последовательно соединенные дифференцирующую цепь и триггер,второй вход которого подсоединен к источнику тактовой частоты через делитель частоты,15 а вход управления последнего соединен с соответствующим выходом триггера, при этомвторые входы схем И перекрестно соединены со вторыми выходами триггеров,