Устройство компенсации помех

Номер патента: 1134945

Опубликовано: 15.01.1985

Авторы: Андреев, Беляков, Еремеев, Маслеников, Светников

МПК: G06T 1/60

Метки: изображений, сканерных, элементов

...счетчика и к нулевому входу триггера, выходы переносов третьего счетчика подключены. соответственно к информа 5 ционным входам третьего коммутатора, выход которого подключен к счетному входу четвертого счетчика и к единичному входу триггера, выходы разрядов четвертого. счетчика подключены соответственно к информационным входам четвертого коммутатора, выходы которого соединены с второй группой входов сумматора содержимого счетчиков, единичный выход триггера подключен к .15 второму входу первого элемента И, выХод которого соединен с входом первб- го элемента НЕ, выход сумматора содержимого счетчиков соединен с первым адресным входом блока памяти коэф фициентов преобразования, первый управляющий вход, первый информационный вход и...

Номер патента: 507947

Опубликовано: 25.03.1976

Авторы: Алексеев, Иванов, Моргунова, Щербаков

МПК: H04J 3/08

Метки: канала, периферийное, управляющего

...выход приемника соединен с входами блока для считывания передатчика и входом формирователя управпяющих сигналова выход блока для записи соединен с вторым входом передатчика.На чертеже приведена структурная электрическая схема устройства.Периферийное устройство упр канала содержит приемник 1, пе и блок 3 предназначенный дпяния управпяющцх сигналов, выхо,подключен к управпяюшим входам блока 4,предназначенного дпя считывания, и блока5 дчя записи,Выход приемника 1 соединен с входами5 блока 4, передатчика 2 и с входом блока3, Выход блоха 5 соединен с вторым входом передатчика 2.Устройство работает спедуюшим образомНа вход приемника 1 с пинии прихо10 кваэитроичный сигнал и преобразуетсядвоичный сигнал, С выхода приемникадвоичный сигнал...

Номер патента: 1083367

Опубликовано: 30.03.1984

Авторы: Гуськов, Попов

МПК: H04B 1/10

Метки: подавления, помех

...- к управляющему входу ключа, выход которого соединен с вторыми входами М сумматоров.На чертеже представлена структурная электрическая схема устройства подавления помех.Устройство подавления помех содержит линии задержки 1-1 - 1- й,элементы памяти 2-1 - 2-М, перемножители 3-1 - 3-М; выходной сумматор 4, обнаружитель 5 помехи, ключ6, синхрогенератор 7, сумматоры 8-1 - 8-Й. Обнаружитель 5 помехи содержит элемент 9 памяти, компаратор 10, линию 11 задержки, инвертор 12 и логический элемент 13.Устройство работает следующим образом.При совпадении положения антенного луча в процессе сканирования (непрерывного или дискретного) с кромкой облака пассивных помех обнаружитель 5 помехи вырабатывает единичный потенциал и ключ б, находящиися в...

Номер патента: 1133671

Опубликовано: 07.01.1985

Авторы: Баранов, Муранов

МПК: H04B 1/10

Метки: защиты, импульсных, помех

...аттенюатор, вход которого соединен с выходом второго элемента задержки, выполненного И-отводным, элемент ИЛИ, 55 выход которого соединн с управляющим входом ключа, И вычитателей, первый вход каждого из которых сое-,динен с соответствующим отводом второ го элемента задержки, И компараторов, вход каждого из которых соединен с выходом соответствующего вычитателя, а выход соединен с соответствующим входом элемента ИЛИ, вторые входы вычитателей соединены с выходом аттенюатора,а вход второго элемента задержки соединен с выходом амплитудного детектора.,На чертеже представлена структурная электрическая схема предлагаемого устройства.Устройство защиты от импульсных помех содержит первый элемент 1 задержки, ключ 2, элемент ИЛИ 3, амплитудный...

Номер патента: 1164893

Опубликовано: 30.06.1985

Автор: Быховский

МПК: H04B 1/10

Метки: защиты, импульсных, помех

...каждого из которых соединен с соответствующим входом первого сумматора, о т л ич а ю щ ее с я тем, что, с целью повышения помехозащищенности по отношению к импульсным помехам со скваж-. ностью большей единицы, в него введены соединенные последовательно второй элемент задержки, вход которого соединен с выходом первого элемента задержки, и второй сумматор, другой вход которого соединен с входом устройства, а выход соединен с дополнительным входом первого сумматора, соединенные последовательно вы читатель, первый и второй входы которого соединены соответственно с входом устройства и выходом второго элемента задержки, и элемент одно.кратного дифференцирования, соединен ные последовательно М -1 элементов двукратного дифференцирования,...