Реверсивный счетчик

ц 458100 ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз Советских СоциалистическихРеспублик(51) М,(22) Заявлено 12.04.73 905845/2 тис присоединением зая32) Приоритетпубликовано 25.01.75. Б Государственный комите вета Министров СССРо делам изобретений и открытий(088.8) етеньата опубликован писания 10.03.7 2) Автор изобретения нев 1) Заявите Й СЧЕТЧИК 4) РЕВЕРСИВНЬ 10 ляет К АВТОРСКОМУ СВИ Изобретение относится к вычислительной технике и предназначсно для суммирования или вычитания последовательности входных импульсов.Известен реверсивный счетчик, каждый раз ряд которого выполнен на счетном триггере, состоящем из триггера памяти, коммутационного триггера и трех схем И - НЕ, причем едипичный выход триггера памяти соединен с нулевым входом коммутационного триггера, единичный выход коммутационного триггера соединен с нулевым входом триггера памяти, а нулевой выход коммутационного триггера соединен с входом второй схемы И - ,НЕ, выход которой соединен с входом третьей схемы 15 И - НЕ, выход третьей схемы И - НЕ соединен с входом впервой схемы И - НЕ и с единичным входом триггера памяти. Кроме тото, нулевой выход коммутационного триггера сое. дпнен со схемой И - НЕ управления вычита нием, выход которой соединен с нулевым и единичным входами коммутационного трипгера последующего старшего разряда, а выход второй схемы И - НЕ данного разряда соединен с входом схемы И - НЕ управления сло кением, выход которой соединен с входами первой и третьей схем И - НЕ последующего старшего разряда.Целью изобретения яв ся повышение быстродействия. 30 Для этого выход единичного плеча коммутационного триггера и выход первой схемы И - НЕ соединены с входами схемы И - НЕ управления сложением.На чертеже ариведена блок-схема счетчика, Реверсивный счетчик содержит схемы И - НЕ 1 и 2, образующие триггер памяти, схемы И - НЕ 3 и 4, образующие коммутационный триггер, схемы И - НЕ 5, б, 7, образующие соответственно, первую, вторую и третью схемы И - НЕ. Схемы И - НЕ 8 образуют схемы управления сложением, а схемы И - НЕ 9 - схемы управления вычитанием.Счетчик работает следующим образом, В режиме суммирования на входы схем И - НЕ 8 поступают сигналы, равные логической единице, а на входы схем И - НЕ 9 - сигналы, равные логическому нулю.Первый разряд счетчика работает, как обычный триггер со счетным входом. Поскольку на выходе схем И - НЕ 9 сигнал равен логической единице, срабатывание второго разряда осуществляется лишь при поступлении сигнала переноса с выхода.Схема И - НЕ 8 первого разряда содержит единицу. Если сигнал переноса отсутствует, т. е. если он равен логическому нулю, то на выходе схемы И - НЕ 7 второго разряда логическая единица будет действовать независимо от того, в каком состоянии находится триг458100 фрею(/// рауюе ЮЛ 7 ф 7 Р 1/ рюрик Перый гер памяти данного разряда. Поскольку импульс счета отсутствует, то на выходах схем И - НЕ 4 и 7 тоже будет действовать логическая единица, а следовательно, на выходе схемы И - НЕ 8 будет действовать логический нуль, т. е. будет отсутствовать сигнал переноса и в третий разряд.Логический нуль будет действовать и на выходах схем И - НЕ 3 второго разряда,поэтому с приходом импульса счета схема И - НЕ 4 не сработает, не сработает и схема И - НЕ 7 изза отсутствия сигнала переноса.При появлении сигнала переноса каждый разряд счетчика будет работать как счетный триггер.Появление или отсутствие сигнала,переноса на выходе схемы И НЕ 8 запоминается на время действия тактирующего импульса, что исключает повторное срабатывание триггеров в течение одного и того же импульса счета.Сигнал переноса на выходе схемы И - НЕ 8 данного разряда равен сумме сигналов переноса из:предыдущих младших разрядов и сигнала состояния триггера памяти данного разряда. Суммирование выполняют схемы И - НЕ 5 и 8. Сигнал переноса при распространении по очетчику будет проходить через два элемента (И - НЕ 5, 8) в каждом разряде, в то время как в известном счетчике он проходит через четыре элемента И - НЕ в каждом разряде.Таким образом, быстродействие счетчика увеличено в два раза. Срабатывание третьего разряда происходить лишь,при появлении сигнала переноса на схеме Ив ,НЕ 8 второго разряда, что указывает на то, что во втором разряде записана единица и имеется сигнал переноса на выходе схемы И - НЕ 8 первого разряда, т. е, что и в первом разряде записана единица, таким образом, с приходом импульса счета триггеры во всех трех разрядах изменят свое состояние.Срабатывание и-го разряда осуществляетсялишь при появлении сигнала переноса с выхо да схемы И - НЕ 8 (и - 1) -го разряда счетчика, что указывает на то, что в 1, 2, (и - 1) разряде находится единица.В режиме вычитания схема работает аналогичным образом.10Предмет изобретенияРеверсивный счетчик на элементах И - НЕ,каждый разряд которого выполнен на счетном триггере, состоящем из триггера памяти, 15 коммутационного триггера и трех схем И - НЕ,причем единичный выход триггера памяти соединен с нулевым входом коммутационного триггера, единичный выход коммутационного триггера соединен с нулевым входом триггера 20 памяти, а нулевой выход коммутационноготриггера соединен с входом второй схемы И - НЕ, выход которой соединен с входом третьей схемы И - НЕ, выход третьей схемы И - НЕ соединен с входом первой схемы И - 25 НЕ и с единичным входом трипгера памяти,кроме того, нулевой выход коммутационного триггера соединен со схемой И - НЕ управления вычитанием, выход которой соединен с нулевым и единичным входами коммутацион ного триггера последующего старшего разряда, а выход второй схемы И - НЕ данного разряда соединен со схемой И - НЕ управления сложением, выход которой соединен с входами первой и третьей схем И - НЕ последую щего старшего разряда, отличающийсятем, что, с целью повышения быстродействия.выход единичного плеча коммутационного триггера и выход первой схемы И - НЕ соединены с входами схемы И - НЕ управления 40 сложением.