Устройство для компенсации временных искажений

.,.:.1 с =, зфиОГ 4 НР ф 1 О П И С А Н Й Е пц 449368ИЗОБРЕТЕНИЯ боюз ьоеетских Социалистических Республик(51) М. Кл. б 11 Ь 5/О Государственный комите Совета Министров СССР по делам изобретенийи открытий(54) УСТРОЙСТВО ДЛЯ КОМПЕНСАИСКАЖЕНИ Й ВРЕМЕННЫХ Изобретение относится к приборостроению, может быть использовано в аппаратуре магнитной записи для повышения достоверности воспроизведения ранее записанных сигналов.Известны устройства для компенсации временных искажений в аппаратуре магнитной записи, выполненные с использованием собственно аппарата магнитной записи-воспроизведения основного и контрольного сигналов, формирователей последовательности запуска ющих импульсов и сигналов временной ошибки, а также модуляторов и демодулятора.Цель изобретения - повышение точности восстановления временных параметров основного сигнала - достигается путем снабжения 15 устройства выравнивающей линией задержки, включенной между формирователем последовательности запускающих импульсов и первым широтным модулятором, а также соединенными между собой триггерами и коммутируемы ми интеграторами.На чертеже приведена блок-схема описываемого устройства.На входе устройства установлен аппарат магнитной записи-воспроизведения основного 25 и контрольного сигналов 1. К одному из его выходов подключен формирователь сигналов временной ошибки 2, а к другому - формирователь последовательности запускающих импульсов 3, с которым последовательно соеди- ЗО иена выравнивающая линия задержки 4. Первый триггер 5 подключен к точке соединения линии задержки с первым широтным модулятором б, а первый коммутируемый интегратор 7 - к точке соединения широтных модуляторов 6 и 8. На схеме показаны также модуляторы 9 и 10, а также коммутируемые интеграторы 11 - 13 и триггеры 14 - 16.Работает устройство следующим образом.При включении устройства сигнал с аппарата 1 формируется в формирователе сигналов временной ошибки 2. Между последовательностью запускающих импульсов, поступающей с линии задержки 4 на вход модулятора б, и сигналом временной ошибки, пришедшим с формирователя 2 на другой вход этого же модулятора, устанавливается фазовое соответствие. На выходе же модулятора 6 последовательность импульсов, сформированная из задних фронтов импульсов модулятора, получает сдвиг во времени. При соблюдении фазового соответствия во всех используемых модуляторах последовательность запускающих импульсов ца выходе последнего модулятора имеет суммарный временной сдвиг. Для обеспечения такого момента выходной импульс модулятора б поступает на входы модулятора 8 как непосредственно, так и через коммутируемый интегратор 7. Последний не только интегрирует этот импульс, по и за449368 Предмет изобретения Составитель Г. Сотников Техред А. Дроздова Редактор Б. федотов Корректоры: О. Тюрина и 3. ТарасоваЗаказ 1215/9 Изд.553 Тираж 591 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская иаб д. 4/5Типография, пр. Сапунова, 2 поминает его значение, а также передает это значение на вход следующего модулятора таким образом, чтобы длительность импульса в следующем модуляторе была равна длительности импульса предыдущего модулятора. Переключение происходит под действием триггера 5. В результате суммарный временной сдвиг оказывается равным паразитному временному сдвигу, и на выходе демодулятора 17 формируется основной сигнал с восстановленными временными параметрами,Устройство для компенсации временных искажений, содержащее аппарат магнитной записи-воспроизведения основного и контрольного сигналов, разными выходами подключенный к формирователям последовательности запускающих импульсов и сигналов временной ошибки, последний из которых связан через цепочку из широтных модуляторов с де. модулятором, отличающееся тем, что, с целью повышения точности восстановления временных параметров основного сигнала, оно снабжено выравнивающей линией задержки, включенной между формирователем последовательности запускающих импульсов и первым широтным модулятором, а также соединенными между собой триггерами и коммутируемыми интеграторами, при этом вход первого триггера подключен к точке соединения выравнивающей линии задержки с первым модулятором, а вход каждого последующего триггера совместно со входом соответствующего коммутируемого интегратора подключены к точке соединения двух последующих модуляторов.