Электронная модель удара

Р 1 4380 Совхоз Советских Социалистииеских Республик(22) Заявлено 13,10.71 (21) 1705195/18-24 51) М. Кл. 6 06 д 7/48 присоединением заявки Ъе 2) Приоритет асударатванный намнтеСааата Мнннстраа СССРпа делам нзааретеннйи аткрвтнй бликовано 30,07,74. Бюллетень М 2ата опубликования описания 2.01.7 2) Авторы изобретения С. А, Басов и Т. С. Шикунова Институт автоматики АН Киргизской СС(71) Заявитель 4) ЭЛЕКТРОННАЯ Ь УДАР Изобретение относится к области вычислительной техники и может быть применено для исследования виброударных систем.Известна электронная модель удара, содержащая управляемый следящий операционный 5 усилитель, инвертор, делитель напряжения, интегратор, блок сравнения и управляемый интегрирующий операционный усилитель.В момент удара управляемый интегрирующий операционный усилитель, вычисляющий скорость движения тела, и управляемый следящий операционный усилитель, хранящий информацию о предударной скорости, обмениваются своими функциями, т. е, происходит периодическое чередование режимов работы ре шающих элементов,Целью изобретения является повышение точности моделирования.С этой целью в устройстве к выходу блока сравнения подключен блок задержки процесса 20 решения, первый выход которого соединен с первыми управляющими входами управляемого следящего операционного усилителя и управляемого интегрирующего операционного усилителя, их вторые управляющие входы сое динены со вторым выходом блока задержки процесса решения, третий выход которого соединен с третьим управляющим входом управляемого интегрирующего операционного усилителя. 30 2Это позволяет улучшить качество процесса перезарядки емкостей в обратной связи управляемых операционных усилителей и тем самым ликвидировать ошибку слежения, т, е. повысить точность моделирования процесса.Устройство изображено на чертеже.Модель состоит из управляемого интегрирующего операционного усилителя 1, интегратора 2, управляемого следящего операционного усилителя 3, делителя напряжения 4, инвертора 5, блока сравнения 6 типа Ядп "т и блока задержки процесса решения 7.Модель работает следующим образом, Под действием возмущающей функции 1, поданной на основной вход управляемого интегрирующего операционного усилителя 1, работающего в режиме Решения, на его выходе формируется напряжение, соответствующее скорости т, а на выходе интегратора 2 - напряжение, соответствующее перемещению т, Одновременно управляемый следящий операционный усилитель 3 отслеживает изменение инвертированного напряжения на выходе управляемого интегрирующего операционного усилителя 1 пропорционально коэффициенту восстановления скорости а. В момент удара срабатывает блок сравнения и формирует на выходах блока задержки процесса решения сигналы 1.1, К, 11. Сигналом 1.1 останавливается процесс решения, управляемый следящий438024 Предмет изобретения Составитель В. Озеров зедактор В. Левятов Техред Г. Васильева Корректор Л. ЦарьковаИзд.1847 осударственного по делам изо Москва, Ж, каз 3520/11ЦНИИП Тираж 624омитета Совета Министроветений и открытийаушская паб., д, 4(5 ПодписР пография, пр. Сапунова,3операционныи усилитель 3 переводится в режим Хранение, а управляемый интегрирующий операционный усилитель 1 - в режим Слежение. Емкость в обратной связи усилителя 1 перезаряжается до значения напряжения, равного напряжению на усилителе 3, со. ответствующего величине послеударной скорости,С выдержкой времени, достаточной для окончания процесса перезарядки емкости, сигналом К усилитель 3 возвращается в режим Слежение, а с некоторым интервалом сигналом 1.1 осуществляется Пуск модели. Электронная модель удара с упругим или полуупругим ограничителем, содержащая управляемый следящий операционный усилитель с одним основным и двумя управляющими входами, инвертор, делитель напряжения, интегратор, выход которого соединен со входом блока сравнения, управляемый интегрирующий операционный усилитель с двумя основными и тремя управляющими входами, выход которого соединен со входом интегратора и через последовательно включенные делитель на нряжения и инвертор с основным входом управляемого следящего операционного усилителя, выход которого соединен с одним из основных входов управляемого интегрирующего операционного усилителя, второй основной 10 вход которого соединен с входной клеммойустройства, отличающаяся тем, что, с целью повышения точности моделирования, оно содержит подключенный к выходу блока сравнения блок задержки процесса решения, 15 первый выход которого соединен с первымиуправляющими входами управляемого следящего операционного усилителя и управляемого интегрирующего операционного усилителя, их вторые управляющие входы соединены со вто рым выходом блока задержки процесса решения, третий выход которого соединен с третьим управляющим входом управляемого интегрирующего операционного усилителя,