Приемник бинарных сигналов
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 352409
Авторы: Ордена, Смол, Филиппов, Электроники
Текст
352409 Союз Советских Социалистических РеспубликК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ висимое от авт, свидетельства М Кл, Н 04 Ь Заявлено ОЗ,Ч 11.1970 (Мв 145989/26 с присоединением заявки М риоритетпубликовано Комитет по делавФ иаобретеиий и открытий при Совете Мииистрав СССР972. Бюллетень Хв 2описания 6.Х.192 та опубликов Авторыизобретения Филиппо ольянинов и на Трудового Красного Знамени институт радиотехники и электроники АН СССР вцтель ИЕМН И К БИ НАРНЬХ СИГНАЛ Изобретение относится к приемникам бинарных сигналов, используемым в том случае, когда вследствие нестабильности опорных генераторов или из-за изменения параметров канала во времени начальная фаза принятых сигналов не может быть точно известна и точно воспроизведена на приемном конце.Известные приемники бинарных сигналов, содержащие последовательно соединенные устройство возведения в квадрат, фильтр, настроенный на двойную входную частоту, фазовый детектор, не исключают режим обратной работы между входом устройства возведения в квадрат и вторым входом фазового детектора.В предложенном приемнике этот недостаток устранен благодаря тому, что между входом устройства возведения в квадрат и вторым входом детектора включены последовательно соединенные линия задержки, перемножитель, на второй вход которого подан сигнал со входа линии задержки, фильтр, настроенный на удвоенную частоту входного сигнала.На чсртеяс представлена блок-схема предлагаемого устройства.Предлагаемый приемник бинарных сигналов содержит линию задержки 1 сигнала на время Тперемножитель 2, фильтр 3, устройство возведения в квадрат 4, узкополосный фильтр 5 и фазовый детектор б. Входной сигнал, состоящий из синусоидальных посылок 5 (1) частотой кс и длительностью Т, и помеховой составляющей Уп(т), поступает на вход линии задержки 1. Началь ные фазы соседних посылок 5(1) либо совпадают, либо отличаются на 180 в зависимости от передаваемого бинарного символа информации. Задержка входного сигнала на длительность сигнала Тумножение в перемно жителе 2 и фильтрация на частоте 2 ос в основной ветви приводят к тому, что на выходе фильтра 3 получается сигнальная составляющая в виде противофазных синусоцдальных посылок частотой 2 ыс и длительностью Т,.1 Фаза синусоцдальных посылок изменяется впрямом соответствии с переданными символами бинарной информации, т. е. указанные операции переводят относительное кодирование в прямое.20 Опорная ветвь предлагаемого устройства,состоящая из устройства возведения в квадрат 4 и узкополосного фильтра 5, дает синусоидальное колебание с теми же возможными случайными медленными изменениями фазы 25 за счет нестабильности опорного генераторав передатчике и изменения канала, что и в основной ветви, Это позволяет производить синхронное детектирование сигналов в основной ветви с помощью фазового детектора б. З 0 Отсутствие деления частоты опорного колеба352409 Предмет изобретения Составитель А. Туляков Редактор Т. Орловская Техред Л. Куклина Корректоры: Е, Давыдкина и М. КоробоваЗаказ 3337/8 Изд.1355 Тираж 406 Подписное ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва, Я(-35, Раушская наб., д. 4/5Типография, пр. Сапунова, 2 пия в два раза позволяет избежать случаи- ного скачкообразного изменения фазы на +-180 и, следовательно, режима обратной работы. Приемник бинарных сигналов, содержащий последовательно соединенные устройство возведения в квадрат, фильтр, настроенный на двойную входную частоту, фазовый детектор, отличающийся тем, что, с целью ликвидации режима обратной работы, между входом устройства возведения в квадрат и вторым вхо дом фазового детектора дополнительно включены последовательно соединенные линия задержки, перемножитель, на второй вход которого подан сигнал со входа линии задержки, фильтр, настроенный на удвоенную 10 частоту входного сигнала.
СмотретьЗаявка
1457989
В. М. Смоль нинов, Л. И. Филиппов, Ордена Трудового Красного Знамени институт радиотехники, электроники СССР
МПК / Метки
МПК: H04B 7/165
Метки: бинарных, приемник, сигналов
Опубликовано: 01.01.1972
Код ссылки
<a href="https://patents.su/2-352409-priemnik-binarnykh-signalov.html" target="_blank" rel="follow" title="База патентов СССР">Приемник бинарных сигналов</a>
Устройство для измерения затухания сигналов ультразвуковых линий задержки
Номер патента: 1670626
Опубликовано: 15.08.1991
МПК: G01R 27/28
Метки: задержки, затухания, линий, сигналов, ультразвуковых
...сигналов заданы относительно величины входного сигнала УЛЗ - Овх, при этом Овх = ОхмаксО 1 макс, О 1 мин МаКСИмаЛЬНОЕ И МИНИ- мальное значения амплитуды рабочего диапазона входных сигналов усилителя.Таким образом, диапазон амплитуд сигналов б, измеряемых в каждом иэ каналов, равен О 1 масА О 1 мин А.Для перекрытия всего диапазона амплитуд сигналов О, действующих на выходе УЛЗ, требуется число каналовОи= -б50 55 При использовании управляемых аттенюаторов с аналоговым управлением в блоке 6 на выходах(например, с помощью потенциометров, входящих в блок 6) устанавливаются сигналы в виде постоянных напряжений, значения которых обеспечивают требуемое ослабление в соответствующем аттенюаторе.Коммутатор 8 каждОго из каналов пропускает...
Приемное устройство широкополосного сигнала
Номер патента: 1109915
Опубликовано: 23.08.1984
Авторы: Гладков, Даниэлян, Солдатова, Щедров
МПК: H04B 1/10
Метки: приемное, сигнала, широкополосного
...детектора огибающей и к одному из, входов квадратурного перемножителя,другой вход которого объединен свходом второго детектора огибающей и подключен к выходу согласованногофильтра, выход весового сумматора подключен к входу блока вьделения тактовой частоты, выход которого подключен к тактовым входам дополнительного интегратора и блока выборки и запоминания на такт, а выход решающего блока подключен кдругому входу дополнительного перемножителя.Кроме того, между выходом согласованного фильтра и входом регулировки усиления линейного трактавключены последовательно соединенныедетектор и Фильтр нижних частот,На чертеже представлена структурная электрическая схема приемногоустройства ШПС,Устройство содержит линейныйтракт 1, согласованный...
Устройство обнаружения сигнала на фоне помехи
Номер патента: 1506556
Опубликовано: 07.09.1989
МПК: H04B 1/10
Метки: обнаружения, помехи, сигнала, фоне
...ца Т/2 11 и 12 на входы пятого перемцожнтеля 14, выходной сигнал которого через четвертый полосовой фильтр 15 поступает на второй вход третьего перемножителя 4, Вследствие этого спектральная составляющая сигнала, поступающего на второй вход третьего перемножителя 4, с частотой (Я + ьУ) сдвинута по отношению к той же составляющей "игцала, поступающего на второй вход первого перемножителц 1, на угол180 . Сигналы с выходов перемножитеолей 1 и 4 поступают ца входы полосовых Фильтров 2 ц 5, которые выделяют сигналы раэностной частоты. С выхода первого полосового Фильтра 2 сцг 6556 4нал поступает на первый вход второгоперемцожителя 3, с выхода второго полосового фильтра 5 сигнал через элемент 6 задержки поступает на второйвход второго...
Парафазное триггерное устройство со счетным входом
Номер патента: 921048
Опубликовано: 15.04.1982
Авторы: Сапожников, Трохов
МПК: H03K 3/037
Метки: входом, парафазное, счетным, триггерное
...входа 5 устройства поступает на вход 6 ячейки 1, поэтому . на выходе 14 последней появляется сигнал 1. Единичный сигнал со входа 8 поступает на вход 9 ячейки3, поэтому на ее выходе 18 появляется сигнал 0. На двух входаходного элемента И-НЕ ячейки 3 (вход15 и вход, связанный по обратной связи с выходом 18) происходит одновременное изменение комбинации сигна- . лов с 01 ф на 10. При этом за счет задержки на срабатывание элемента И-НЕ на его выходе 22 сохраня ется сигнал 1, Указанная задержка может быть увеличена как отмечалось выше. Нулевой сигнал с выхода 18 ячейки 3 поступает на вход 19 ячейки 2, в связи с чем на выходе 27 5 ячейки 2 появляется единичный сигнал. На выходе 16 ячейки 2 сигнал 1 сохраняется, так как на вход 7 ячейки 2 со...
Устройство фазирования бинарного сигнала
Номер патента: 1075431
Опубликовано: 23.02.1984
Автор: Ганькевич
МПК: H04L 7/02
Метки: бинарного, сигнала, фазирования
...подключены к соответствующим .управляющим входам реверсивного счет чика, установочные входы разрядовкоторого являются входами блокаопределения абсолютного значениярассогласования.На фиг.1 представлена стРУктУРная электрическая схема устройстваФазирования бинарного сигнала; нафиг.2 - временные диаграммы, поясняющие работу устройства.Устройство содержит опорныйгенератор 1, Фазовый дискриминатор2, реверсивный счетчик 3, блок 4управления, делитель 5 частоты,причем Фазовый дискриминатор 2 содержит цифровой интегратор б со сбросом,состоящий из инвертора 7 и реверсивного счетчика 8, блока 9 ключей, элемента 10 задержки и бло ка 11 определения абсолютного значения рассогласования, состоящегоиз реверсивного счетчика 12, дешифратора 13 и ключа...
Предыдущий патент: Нелинейный фильтр импульсных сигналов
Следующий патент: 352410
Случайный патент: Тепловая труба