Устройство для селекции сигиалов по форме

О П И С А Н И Е 350153ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советсннгг Социалистнческнк Республикависимое от авт, свидетельства Ъ М. Кл. Н 031 с 5/20 969 ( 1390231/26-9 аявлет соединением заявки М иоритет Комитет по делам изобретений н открытнй прн Совете Министров СССР21 Л 91,837.8088.8) Опубликовано 04.1 Х.1972. Бюллетень М 2 Дата опубликования описания 19,1 Х,1972 У Авторизобретени С. И, Митюшевханический институт инжене транспорта ральский элек лезнодорожног ая вите УСТРОЙСТВО ДЛЯ СЕЛЕКЦИИ СИГНАЛОВ ПО ФОРМЕ Известны устройства селекции сигналов поформе, основанные ца сравнении поступающихсигналов с эталонным и содержащие фильтрнижних частот, линию задержки с отводами,блок умножения, блок вычитания, блок суммирования, блок детектирования и индикаторнуля напряжения.Цель изобретения - обеспечить инвариантность относительно амплитуды сигнала и времени его поступления.Это достигается тем, что отводы линии задержки устройства полключецы ко вторым входам блока вычитания, к первым входам которого подключены выходы блока умножения,При этом выходы блока вычитания черезблок детектирования подключены к блоку суммирования, выход которого подключен ко входу индикатора нуля напряжения.На чертеже приведена блок-схема устройства,Устройство содержит фильтр нижних частот 1, имеющий частоту среза с=.Гггг, 1 гп -максимальная частота спектра сигнала); линию задержки 2 с и отводами (время задерж 1ки между соседними отводами Ы= ); схе 2 г".пгмы умножения 3, осуществляющие умножениедискретных зцачеций напряжения эталонногосигнала Ьг,; на Й(г); (/с - периодическаяфункция времени), схемы вычитания 4, подключенные левыми входами к соответствующим отводам лгшип задержки; схемы перехода к модулю 5, осуществляющие ликвидацию знака разности напряжений, поступающих на цх входы; схему суммирования б, осуществля ющую суммирование модулей отклонений; индикатор нуля напряжения 7, фиксирующий момент времени, когда на его входе напряжение прицпмаст зцачсцпе, равное нулю (практически - близкое к цулто),10 Сигнал, поступающий на вход схемы, проходит фильтр нижних частот 1, где подавляются составляющие с частотами выше Ргп.При прохождении сигнала вдоль линии задержки 2, цапряжгмшя на ее отводах равны 15 дискретным значениям этого сигнала отсчитьсваемым через интервалы времени ЛЕ. При поступлении сигнала, точно совпадающего по форме с эталонным, но отличающегося по амплитуде в А раз, напряжения на отводах в 20 момент совпадения его фазы с фазой эталонного сигнала, равны Сlсг=А Уэь Эти напряжения поступают ца левые входы схем вычитания 4. Иа правые входы этих схем поступают пульсцругогцнс дискретные значения эта лонного сигнала, равные произведению/;(/) Ьг,;. В момент, почти совпадающий с моментом совпадения фаз, когда Й(1) =А, на выходах схем вычитания -:; разцостцые напряжения равны нулю, равно нулю и напряжеЗ 0 ние на входе индикатора нуля 7, которыйфиксирует поступление Ожидаемого сигнала.,;.с-.ЪЪ фЪ ффЯтЕ350153 Составитель А. Мермаи Техред Л. Куклина Редактор Л. Мазуроиок Корректор Т. Китаева Заказ 302512 Изд Лв 1266 Тираж 406 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва, Ж, Раушская наб., д. 4/5 Типографии, пр, Сапунова, 2 При поступлении сигнала, не совпадающего по форме с эталонным, или отсутствии сигналов на входе схемы разностные напряжения на некоторых схемах вычитания 4 не равны нулю и могут иметь различные знаки. Эти напряжения в схемах перехода к модулю приводятся к одному знаку, например, схемой двухполупериодцого выпрямления и поступают на схему суммирования б, Суммарное напряжение поступает на вход индикатора нуля напряжения 7, и сигналы не фиксируются. Предмет изобретенияУстройство для селекции сигналов по форме, основанное на сравнении поступающих сигналов с эталонным, содержащее фильтр нижних частот, линию задержки с отводами, блок умножения, блок вычитания, блок суммирования, блок детектирования, индикатор нуля напряжения, отличаощееся тем, что, с целью обеспечения инвариантности относительно амплитуды сигнала и времени его поступления, отводы линии задержки подключены ко вторым входам блока вычита 11 ия, к первым вхо дам которого подключены выходы блока умножения, при этом выходы блока вычитания через блок детектирования подключены к блоку суммирования, выход которого подключен ко входу индикатора нуля напряжения.15