Всесоюзная паштиз-теш—ёйштшл

ОП ИСАНИ ЕИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Саеетскиа Социалистических Республикф"Ъ Зависимое от авт. свидетельства-Заявлено 28,1",.1970 ( 1436781/18-24)с присоединением заявки-Приоритет -М. Кл, С 11 с 29,00 Комитет по лелем изобретений и открытий орн Ссеете Иииистрое СССРУДК 681.327.6(088.8) Опубликовано 10.Х 1.1971. Бюллетень М 1 за 1972 Дата опубликования описания 16.111.1972Авторизобретения В, В. Мартынов ВССсуарн,щПИИ 7 Яр-,т"-"-; Заявитель УСТРОЙСТВО ДЛЯ ПРОВЕРКИ МАТРИЦ НА ФЕРРИТОВЪХ СЕРДЕЧНИКАХПредлагаемое устройство может быть использовано для проверки ферритовых матриц накопителя.Известны устройства, осуществляющие проверку матриц при помощи тяжелого кода. 5 Запись тяжелого кода в них производится либэ поадресно через специальные логические схемы, либо подачей в провод считывания проверяемой матрицы тока, достаточного для перемагничивания сердечников. Однако эти 10 устройства не обеспечивают достаточной эффективности контроля, так как осуществляют проверку ферритовых матриц при помощи обычного теста тяжелый код, При этом полярность импульса суммарной помехи со впадает с полярностью сипнала считанной 1, т. е. с увеличением помехи при считывании имеет место увеличения сипнала.Цель изобретения - обеспечить наибольюую эффективность контроля матриц на фер 20 ритовых сердечниках при помощи тяжелого кода, в котором по одному из адресов вместо О записывается 1, и при считывании информации ло этому адресу суммарная помеха вычитается нз сигнала 1, образуя, таким25 образом, наименьшую считанную 1.Эта цель достигается подключением дополнительного формирователя двухполярных токовых импульсов к обмотке считывания прове- з 0 ряемой матрицы, работающего одновременно с формирователями выборки,Схема устройства приведена на чертеже.Формирователи , управляемые дешифраторамп 2, соединены с координатными обмотками проверяемой матрицы 3 и служат для подачи полутоков чтения и записи согласно адресу, установленному в регистре адреса 4. Формирователь б соединен с обмоткой считывания матрицы через коммутатор б, отключающий при записи усилитель считывания 7, и предназначен для подачи в матрицу двухполярных токовых импульсов. Полярность этих импульсов выбирается в зависимости от адреса схемой управления 8, которая обеспечивает также синхронность работы элементов устройства. Схема контроля 9 устройства останавливает устройство для возникновения ошибки,Работа устройства для каждого адреса осуществляется в два такта.В первом такте в проверяемую матрицу записывается тяжелый кол. Для этого по адресу, установленному в регистре адреса 4, в соответствующие координатные обмотки матрицы 3 из формирователей 1 подаются полутоки чтение и запись и одновременно из формирователя 5 подаются два разнополярных токовых импульса, полярность которых выбирается схемой управления 8 таким образом, чтобы скомпенсировать ток считывания.Составитель В, ВакарТехред А. Камышннкова Корректор И. Шматова Редактор Л. Утехина Зака 899 Изд.1795 Тираж 448 Подписное 11 НИИПИ Комитета,по делам изобретений и открытий при Совете Минепстров СССР Москва, Ж-З 5, Раушская наб 4/5 Типография24 Главполиграфпрома, Москва, Г, ул. Маркса-Энгельса, 14 3Амплитуда первого импульса, подаваемого в обмотку считывания, равна УщУш - ток, достаточный для переключения сердечника), а амплитуда вгорого импульса - 3/21 в. Таким образом, на выбранный сердечник действует разность токов 3/21 - 1 щ, Н результате он осгается в положении 1, а во всех остальных сердечниках записывается тяжелый код.Но втором такте производится считывание 1 выбранного сердечника. Сигнал 1 через коммутатор б проходит на усилитель считывания 7 и далее на схему контроля 9. При возникновении ошибки устройство останавливается.Аналогично производится проверка по всем адресам накопителя,5 Устройство для проверки матриц на ферритовых сердечниках, содержащее регистр адреса, соединенный через дешифратор адреса с формирователями токовых импульсов, соединенных с координатными обмотками матрицы,и и усилитель считывания, соединенный с обмоткой считывания, отличающееся тем, что, с целью получения считанного сигнала с максимальной нескомпенсированной помехой для увеличения эффективности контроля, к обмотГ 5 ке считывания проверяемой матрицы подключен дополнительный формирователь двухполярных токовых импульсов,